Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

Set by hardware when the current Pipe has received more data than the maximum length of the current Pipe. An interrupt

is triggered if the OVERFIE bit is set. Shall be cleared by software (by setting the OVERFIC bit).

For all endpoints but isochronous. Set by hardware when a STALL handshake has been received on the current bank of

the Pipe. The Pipe is automatically frozen. This triggers an interrupt if the RXSTALLE bit is set. Shall be cleared to hand-

shake the interrupt (by setting the RXSTALLDIC bit).

For isochronous endpoint, set by hardware when a CRC error occurs on the current bank of the Pipe. This triggers an inter-

rupt if the TXSTPE bit is set. Shall be cleared to handshake the interrupt (by setting the CRCERRIC bit).

Set by hardware when a short packet is received by the host controller (packet length inferior to the PSIZE programmed

field). Shall be cleared to handshake the interrupt (by setting the SHORTPACKETIC bit).

Set by hardware to indicate the data PID of the current bank.

For OUT pipe, this field indicates the data toggle of the next packet that will be sent.
For IN pipe, this field indicates the data toggle of the received packet stored in the current bank.

Set by hardware to indicate the number of busy bank.
For OUT Pipe, it indicates the number of busy bank(s), filled by the user, ready for OUT transfer. When all banks are busy,

this triggers an PXINT interrupt if UPCONX.NBUSYBKE = 1.
For IN Pipe, it indicates the number of busy bank(s) filled by IN transaction from the Device. When all banks are free, this

triggers an PXINT interrupt if UPCONX.NBUSYBKE = 1..

 

0

0

Data0

0

1

Data1

1

0

reserved

1

1

reserved

0

0

All banks are free.

0

1

1 busy bank

1

0

2 busy banks

1

1

reserved

32058K

AVR32-01/12