Intel D2500 DF8064101055400 Data Sheet

Datasheet - Volume 1 of 2

27

DDI0_TXP[3:0],
DDI0_TXN[3:0]

PORT0: Capable of HDMI/DVI/DP
HDMI/DVI: 
_TX[0]: TMDSB_DATA2
_TX[1]: TMDSB_DATA1
_TX[2]: TMDSB_DATA0
_TX[3]: TMDSB_BLK
DP:
_TX[0]: DPort Lane 0 (BLUE, HSYNC, VSYNC)
_TX[1]: DPort Lane 1 (GRN, CTL0, CTL1)
_TX[2]: DPort Lane 2 (RED, CTL2, CTL3)
_TX[3]: DPort Lane 3

O

Diff

DDI0_AUXP,
DDI0_AUXN

DP: Display port aux
HDMI/DVI: Unused

I/O

Diff

DDI0_HPD

DDI0 Hot Plug Detect

I

CMOS

DDI0_DDC_SDA,
DDI0_DDC_SCL

I2C Control Clock and Data.
HDMI and DP dual mode
DDI0_DDC_SDA sampled as a pin-strap for 

HDMI/DVI/DP port presence detect.

I/O

OD

BREFREXT

Connects externally to a 7.5 kOhms ±1% Pull up 

to a 1.50 V ±5% voltage supply (BREF1P5). This 

pin and the external resistor is used to set 

internal bias levels.

N/A

Analog

BREF1P5

Reference Voltage: Connects externally to a 1.50 

V ±5% voltage supply. Needed to create voltage 

references. Used also as supply for all ESD & 

Clamp connections.
NOTE

: This connects to 1.50 V not 1.80 V.

I

Analog

DPL_REFCLKP,
DPL_REFCLKN

Fixed (non-SSC) Display PLL Reference:
27 MHz XTAL, 96 MHz, 100 MHz 
96 & 100 MHz: Result in <= 5000 ppm error (1 

Judder event every X sec).
27 MHz XTAL: Result in <= 1000 ppm error (1 

Judder event every X sec).

I

Diff