Intel C2350 FH8065401488914 Data Sheet

Intel

®

 Atom™ Processor C2000 Product Family for Microserver

Datasheet, Vol. 3 of 3

September 2014

594

Order Number: 330061-002US

GBE_SMBCLK/

NCSI_CLK_IN

I/O, 

OD

CMOS_V3P3_

OD

1

20K, PU

EXT PU

V3P3A

GbE SMBus Clock. One clock 

pulse is generated for each 

data bit transferred. An 

external pull-up resistor 

required. If the GBE_SMBCLK 

interface is not used, the 

signals can be used as the 

NCSI_CLK_IN signal.
As an input signal, the 

NCSI_CLK_IN must be 

connected to the 50-MHz 

NC-SI REF_CLK generator on 

the platform board.
This same signal pin can be 

programmed to provide the 

50-MHz NC-SI REF_CLK for 

the NC-SI devices on the 

platform board including the 

SoC. If so programmed, the 

NCSI_CLK_IN pin also 

functions as the 

“NCSI_CLK_OUT” of the SoC.

If not used, have an 

external pull-down 

resistor. Also, this 

clock is in addition to 

and separate from 

the XTAL clock. 

GBE_SMBALRT_N/

NCSI_CRS_DV

I/O, 

OD

CMOS_V3P3_

OD

1

20K, PU

EXT PU

V3P3A

GbE SMBus Alert. Acts as an 

interrupt of a slave device on 

SMBus. External pull-up 

resistor required. If the 

GBE_SMBALRT_N interface is 

not used, the signals can be 

used as NCSI_CRS_DV Carrier 

Sense/Receive Data Valid 

(CRS/DV).

GBE_SDP0_0/

GPIO_SUS17

I/O

CMOS_V3P3

1

20K, PU

V3P3A

GbE Port 0 SW Defined Pin 0: 

The SDP pins are reserved 

pins that are software 

programmable write/read 

input/output capability. These 

default to inputs upon power-

up, but may have their 

direction and output values 

defined in the EEPROM. The 

SDP bits may be mapped to 

the General Purpose Interrupt 

bits when configured as 

inputs. The SDP0_0 pin can 

be used as a watchdog output 

indication. If the GBE_SDP0_0 

interface is not used, the 

signal can be used as GPIO 

SUS Port 17.