Intel E3815 FH8065301567411 Data Sheet

Intel

®

 Atom™ Processor E3800 Product Family

4514

Datasheet

IRQ Enable Control

Default: 00000000h

3

0b

RW

when asserted,oLPCCLK shut off similarly to CLKRUN protocol 

while ignoring iCLKRUN (LPC device reactions)

2

0b

RW

LPC CLKRUN protocol enable (when not asserted, oLPCCLK toggles)

1

0b

RO

Clock 1 Enable (EN): This bit get value from soft strap. When set, LPC 

clock 1 is enabled. When cleared, it is disabled.

0

1b

RO

Clock 0 Enable (EN): When set, LPC clock 0 is enabled. When cleared, it is 

disabled.

Memory Mapped I/O Register

(Size: 32 bits)

PCI Configuration Register (Size: 32 

bits)
ILB_BASE_ADDRESS Reference: 

[B:0, D:31, F:0] + 50h

31

28

24

20

16

12

8

4

0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

RS

VD0

UAR

T

IRQEN

RS

VD1

31:5

0b

RO

Reserved

4

0b

RO

UART IRQ4 Enable

3:0

0b

RO

Reserved