LSI 53C810A User Manual

LSI53C810A PCI to SCSI I/O Processor

IX-1

(AD[31:0])

(BARO[31:0])

(BARZ[31:0])

(CLS[7:0])

(FMT)

(HT[7:0])

(IL[7:0])

(IP[7:0])

(LT[7:0])

(MG[7:0])

(ML[7:0])

encoded chip SCSI ID, bits

3.3/5 volt PCI interface

3-state

AAP bit

abort operation bit

aborted bit

,

ABRT bit

,

AC characteristics

ACK bit

ADB bit

ADCK bit

ADDER register

adder sum output register

AESP bit

AIP bit

ARB[1:0] bits

arbitration

arbitration mode bits

in progress bit

mode bits

priority encoder test bit

ART bit

assert even SCSI parity (force bad parity) bit

assert SATN/ on parity error bit

assert SCSI ACK bit

assert SCSI ATN/ bit

assert SCSI BSY/ bit

assert SCSI C_D/ bit

assert SCSI data bus bit

assert SCSI I_O/ bit

assert SCSI MSG/ bit

assert SCSI REQ/ signal bit

assert SCSI RST/ signal bit

assert SCSI SEL/ bit

ATN bit

,

base address register

one (BARO[31:0])

zero - I/O (BARZ[31:0])

BBCK bit

BDIS bit

benefits summary

BF bit

,

bidirectional

BL[1:0] bits

block move instructions

BO[6:0] bits

BOF bit

BSY bit

,

burst disable bit

burst length bits

burst mode fetch enable bit

bus command and byte enables

bus fault bit

byte

empty in DMA FIFO (FMT)

byte empty in DMA FIFO bits

byte full in DMA FIFO bits

byte offset counter bits

C_BE/[3:0]

C_D bit

,

,

cache line size

(CLS[7:0])

cache line size enable bit

cache mode, see PCI cache mode

CCF[2:0] bits

chip revision level bits

chip test five register

chip test four register

chip test one register

chip test six register

chip test two register

chip test zero register

chip type bits

CIO bit

clear SCSI FIFO bit

CLK

clock