Cypress CY7C64113C Manual De Usuario

Document #: 38-08001 Rev. *B

Page 29 of 51

Interrupts are generated by the GPIO/DAC pins, the internal timers, I

2

C-compatible interface or HAPI operation, or on various

USB traffic conditions. All interrupts are maskable by the Global Interrupt Enable Register and the USB End Point Interrupt Enable

Register. Writing a ‘1’ to a bit position enables the interrupt associated with that bit position.

Bit 0 : USB Bus RST Interrupt Enable

1= Enable Interrupt on a USB Bus Reset; 0 = Disable interrupt on a USB Bus Reset (Refer to section 16.3)

1 = Enable Timer interrupt every 128 µs; 0 = Disable Timer Interrupt for every 128 µs. 

1= Enable Timer interrupt every 1.024 ms; 0 = Disable Timer Interrupt every 1.024 ms.

1 = Enable DAC Interrupt; 0 = Disable DAC interrupt

1 = Enable Interrupt on falling/rising edge on any GPIO; 0 = Disable Interrupt on falling/rising edge on any GPIO (Refer to

section 14.7, 9.1 and 9.2.) 

1= Enable Interrupt on I2C related activity; 0 = Disable I2C related activity interrupt. (Refer to section 16.8). 

Bit 0: EPA0 Interrupt Enable 

1= Enable Interrupt on data activity through endpoint A0; 0= Disable Interrupt on data activity through endpoint A0

Bit 1: EPA1 Interrupt Enable 

1= Enable Interrupt on data activity through endpoint A1; 0= Disable Interrupt on data activity through endpoint A1

Bit 2: EPA2 Interrupt Enable 

1= Enable Interrupt on data activity through endpoint A2; 0= Disable Interrupt on data activity through endpoint A2.

Bit 3: EPB0 Interrupt Enable 

1= Enable Interrupt on data activity through endpoint B0; 0= Disable Interrupt on data activity through endpoint B0

Bit 4: EPB1 Interrupt Enable 

1= Enable Interrupt on data activity through endpoint B1; 0= Disable Interrupt on data activity through endpoint B1

Bit [7..5] : Reserved 
During a reset, the contents the Global Interrupt Enable Register and USB End Point Interrupt Enable Register are cleared,

effectively, disabling all interrupts

7

6

5

4

3

2

1

0

Reserved

I

2

C Interrupt 

Enable

GPIO Interrupt 

Enable

DAC Interrupt 

enable

 Reserved

1.024-ms 

Interrupt Enable

 128-

µs Interrupt 

Enable

USB Bus RST 

Interrupt Enable

-

R/W

R/W

-

R/W

R/W

R/W

R/W

-

0

0

X

0

0

0

0

7

6

5

4

3

2

1

0

Reserved

Reserved Reserved 

EPB1 

Interrupt 

Enable

 EPB0 Interrupt 

Enable 

EPA2 Interrupt 

Enable 

EPA1 Interrupt 

Enable 

EPA0 Interrupt 

Enable 

-

-

-

R/W

R/W

R/W

R/W

R/W

-

-

-

0

0

0

0

0