Motorola MVME5100 Manual De Usuario

PCI Local Bus

http://www.motorola.com/computer/literature

1-27

The MVME5100 implementation of this register is fully compliant with 
the PowerPlus II Programming Specification, with exceptions to Bit RD6, 
as indicated in the following table:

The TBEN Bit register provides the means to control the Processor 
Timebase Enable input. 

Processor 0 Time Base Enable. When this bit is cleared, the TBEN

pin of Processor 0 will be driven low. When this bit is set, the
TBEN pin is driven high.

This bit is not used.

RD0

RD1

RD2

RD3

RD4

RD5

RD6

RD7

TB

EN1

(NOT USED)

TB

EN0

R

R

R

R

R

R

R/W

R/W

X

X

X

X

X

X

1

1

X

X

X

X

X

X

O

R