SMSC LAN9311 Manual De Usuario

Two Port 10/100 Managed Ethernet Switch with 16-Bit Non-PCI CPU Interface

Revision 1.4 (08-19-08)

180

SMSC LAN9311/LAN9311i

 

This read/write register configures the limits where the RX/TX Data and Status FIFO’s will generate
system interrupts.

Offset:

068h

Size:

32 bits

31:24

TX Data Available Level
The value in this field sets the level, in number of 64 Byte blocks, at which 
the 

 will be generated. When the 

TX Data FIFO free space is greater than this value, a 

 will be generated in the 

R/W

48h

23:16

TX Status Level
The value in this field sets the level, in number of DWORD’s, at which the 

 will be generated. When the TX 

Status FIFO used space is greater than this value, a 

 will be generated in the 

R/W

00h

15:8

R/W

00h

7:0

RX Status Level
The value in this field sets the level, in number of DWORD’s, at which the 

 will be generated. When the RX 

Status FIFO used space is greater than this value, a 

 will be generated in the 

R/W

00h