Renesas R5S72623 Manual De Usuario

 
Section 33   Power-Down Modes 

Page 1806 of 2108 

 

R01UH0134EJ0400  Rev. 4.00 

 

 Sep 

24, 

2014 

SH7262 Group, SH7264 Group

Executing the SLEEP instruction when the STBY bit in STBCR1 is 0 causes a transition from the 
program execution state to sleep mode. Although the CPU halts immediately after executing the 
SLEEP instruction, the contents of its internal registers remain unchanged. The on-chip peripheral 
modules continue to run in sleep mode. The clock output from the CKIO pin is continued. 

Sleep mode is canceled by an interrupt (NMI, IRQ, and on-chip peripheral module), a DMA 
address error, or a reset (manual reset or power-on reset). 

  Canceling by an interrupt 

When an NMI, IRQ, or on-chip peripheral module interrupt occurs, sleep mode is canceled and 
interrupt exception handling is executed. When the priority level of the generated interrupt is 
equal to or lower than the interrupt mask level that is set in the status register (SR) of the CPU, 
or the interrupt by the on-chip peripheral module is disabled on the module side, the interrupt 
request is not accepted and sleep mode is not canceled. 

  Canceling by a DMA address error 

When a DMA address error occurs, sleep mode is canceled and DMA address error exception 
handling is executed. 

  Canceling by a reset 

Sleep mode is canceled by a power-on reset or a manual reset.