Intel D425 AU80610006252AA Manual De Usuario

Datasheet 

 39 

13:1 RO  0000h Core 

0 RW/L  0b  Core 

MCHBAR Enable (MCHBAREN):  
0:  MCHBAR is disabled and does not claim 
any memory 
1:

  

MCHBAR memory mapped accesses are 

claimed and decoded appropriately 

B/D/F/Type: 0/0/0/PCI 

Address Offset: 

52-53h 

Default Value: 

0030h 

Access: 

 RO; RW/L; 

Size: 16 

bits 

 

15:10 RO 

00h  Core 

9:8 RW/L  0h  Core 

GTT Graphics Memory Size (GGMS):  
This field is used to select the amount of Main 
Memory that is pre-allocated to support the 
Internal Graphics Translation Table. The BIOS 
ensures that memory is pre-allocated only 
when Internal graphics is enabled. 
 00: No memory pre-allocated.  GTT cycles 
(Mem and IO) are not claimed. 
01: MB of memory pre-allocated for GTT. 
10: Reserved 
11: Reserved 
Note:  This register is locked and becomes 
Read Only when the D_LCK bit in the SMRAM 
register is set.

 

7:4 RW/L 0011b Core 

Graphics Mode Select (GMS):  
 This field is used to select the amount of Main 
Memory that is pre-allocated to support the 
Internal Graphics device in VGA (non-linear) 
and Native (linear) modes. The BIOS ensures 
that memory is pre-allocated only when 
Internal graphics is enabled. 
0000:  No memory pre-allocated. Device 2 
(IGD) does not claim VGA cycles (Mem and 
IO), and the Sub-Class Code field within 
Device 2 function 0 Class Code register is 80. 
0001:  DVMT (UMA) mode, 1 MB of memory 
pre-allocated for frame buffer. 
0011:  DVMT (UMA) mode, 8 MB of memory 
pre-allocated for frame buffer.