Manualsbrain.com
  1. Manuales
  2. Marcas
  3. Checkpoint Systems Inc.
  4. EVOLVES10
  5. Manual De Usuario

Checkpoint Systems Inc. EVOLVES10 Manual De Usuario

Descargar
Página de 143
Chapter 3 – SocketModem (MT5634SMI-34 & MT5634SMI-92) 
Multi-Tech Systems, Inc. Universal Socket Hardware Guide for Developers (S000342D) 
74 
 
Register Functional Definitions 
The following table delineates the assigned bit functions for the twelve internal registers. The assigned bit functions 
are more fully defined in the following paragraphs. 
 
Internal Registers 
A2 A1 A0 
Register 
[Default]    *3 
BIT-7 
BIT-6 
BIT-5 
BIT-4 
BIT-3 
BIT-2 
BIT-1 
BIT-0 
General Register Set: Note 1* 
0    0    0 
RBR [XX] 
Bit-7 
Bit-6 
Bit-5 
Bit-4 
Bit-3 
Bit-2 
Bit-1 
Bit-0 
0    0    0 
THR [XX] 
Bit-7 
Bit-6 
Bit-5 
Bit-4 
Bit-3 
Bit-2 
Bit-1 
Bit-0 
0    0    1 
IER [00] 
0 
0 
0 
0 
Modem 
Status 
Interrupt 
Receive 
Line 
Status 
interrupt 
Transmit 
Holding 
Register 
interrupt 
Receive 
Holding 
Register 
interrupt 
0    1    0 
IIR [XX] 
FIFO 
enable  
FIFO 
enable 
0 0  Interrupt 
ID 
Interrupt 
ID 
Interrupt 
ID 
Interrupt 
Pending 
0    1    0 
FCR [00] 
RX 
Trigger 
(MSB) 
RX 
trigger 
(LSB) 
Detect 
change 
in FCR 
TX FIFO 
overrun 
bit 
DMA 
mode 
select 
XMIT 
FIFO 
reset 
RCVR 
FIFO reset
FIFO 
enable 
0    1    1 
LCR [00] 
Divisor 
latch 
access 
(DLAB) 
Set 
break 
Stick 
parity 
Even 
parity  
Parity 
enable 
  0 
Word 
length bit-
1 
Word 
length 
bit-0 
1    0    0 
MCR [00] 
0 
0 
0 
Loop 
back 
INT 
enable 
OUT 1 
-RTS 
-DTR 
1    0    1 
LSR [60] 
RX 
FIFO 
data 
error 
TX 
empty 
THR 
empty 
THR 
Empty 
Break 
interrupt 
Framing 
error 
Parity 
error 
Overrun 
error 
Receive 
data 
ready 
1    1    0 
MSR [X0] 
CD 
RI 
 
DSR 
 
CTS Delta 
 
-CD 
Delta 
 -RI 
Delta  
-DSR 
Delta 
 -CTS 
1    1    1 
SCR [FF] 
Bit-7 
Bit-6 
Bit-5 
Bit-4 
Bit-3 
Bit-2 
Bit-1 
Bit-0 
Special Register Set:  Note *2 
0    0    0 
DLL [00] 
Bit-7 
Bit-6 
Bit-5 
Bit-4 
Bit-3 
Bit-2 
Bit-1 
Bit-0 
0    0    1 
DLM [00] 
Bit-7 
Bit-6 
Bit-5 
Bit-4 
Bit-3 
Bit-2 
Bit-1 
Bit-0 
 
Note: 1* The General Register set is accessible only when DS is a logic 0. 
2* The Baud Rate register set is accessible only when DS is a logic 0 and LCR bit-7 is a logic 1. 
3* The value between the square brackets represents the register's initialized HEX value, X = N/A.