Texas Instruments Integrated 5 A, 24 V Wide Input Range Boost DC/DC Regulator Evaluation Module TPS55330EVM-017 TPS55330EVM-017 Hoja De Datos

This section provides a description of the EVM board layout and layer illustrations.

The board layout for the EVM is shown in

through

. The top-side layer of the EVM is

laid out in a manner typical of a user application. The top, bottom, and internal layers are 2-oz. copper.

The top layer contains the main power traces for V

IN

, V

OUT

, and SW. Also on the top layer are connections

for the remaining pins of the TPS55330 and a large area filled with ground. The internal layers and bottom
are primarily ground with additional fill areas for V

IN

and V

OUT

. The top-side ground traces connect to the

bottom and internal ground planes with multiple vias placed around the board. Nine vias directly under the
TPS55330 device provide a thermal path from the top-side ground plane to the bottom-side ground plane.

Place the output decoupling capacitors (C8–C11) as close to the IC as possible. The copper area of the
SW node is kept small, minimizing noise. The vias near the diode, D1, on the V

OUT

plane aid with thermal

dissipation. Additionally, keep the voltage setpoint resistor divider components close to the IC. The voltage
divider network ties to the output voltage at the point of regulation, the copper V

OUT

trace at the J7 output

connector. For the TPS55330, an additional input bulk capacitor may be necessary, depending on the
EVM connection to the input supply. Critical analog circuits such as the voltage setpoint divider, frequency
set resistor, slow-start capacitor, and compensation components terminate to ground using a separate
ground trace on the top and bottom connected power ground, pour only at one point directly under the IC.

11

SLVU930 – July 2013

Copyright © 2013, Texas Instruments Incorporated