Microchip Technology MCP3421DM-WS Hoja De Datos

© 2009 Microchip Technology Inc.

 

DS39632E-page 317

BIT-ORIENTED OPERATIONS
BCF
BSF
BTFSC
BTFSS
BTG

f, b, a
f, b, a
f, b, a
f, b, a
f, d, a

Bit Clear f
Bit Set f
Bit Test f, Skip if Clear
Bit Test f, Skip if Set
Bit Toggle f

1
1
1 (2 or 3)
1 (2 or 3)
1

1001
1000
1011
1010
0111

bbba
bbba
bbba
bbba
bbba

ffff
ffff
ffff
ffff
ffff

ffff
ffff
ffff
ffff
ffff

None
None
None
None
None

1, 2
1, 2
3, 4
3, 4
1, 2

CONTROL OPERATIONS
BC
BN
BNC
BNN
BNOV
BNZ
BOV
BRA
BZ
CALL

CLRWDT
DAW
GOTO

NOP
NOP
POP
PUSH
RCALL
RESET
RETFIE

RETLW
RETURN
SLEEP

n
n
n
n
n
n
n
n
n
n, s

—
—
n

—
—
—
—
n

s

k
s
—

Branch if Carry
Branch if Negative
Branch if Not Carry
Branch if Not Negative
Branch if Not Overflow
Branch if Not Zero
Branch if Overflow
Branch Unconditionally 
Branch if Zero
Call Subroutine 1st word

2nd word

Clear Watchdog Timer
Decimal Adjust WREG
Go to Address 1st word

2nd word

No Operation
No Operation
Pop Top of Return Stack (TOS)
Push Top of Return Stack (TOS)
Relative Call
Software Device Reset
Return from Interrupt Enable

Return with Literal in WREG 
Return from Subroutine
Go into Standby mode

1 (2)
1 (2)
1 (2)
1 (2)
1 (2)
1 (2)
1 (2)
2
1 (2)
2

1
1
2

1
1
1
1
2
1
2

2
2
1

1110
1110
1110
1110
1110
1110
1110
1101
1110
1110
1111
0000
0000
1110
1111
0000
1111
0000
0000
1101
0000
0000

0000
0000
0000

0010
0110
0011
0111
0101
0001
0100
0nnn
0000
110s
kkkk
0000
0000
1111
kkkk
0000
xxxx
0000
0000
1nnn
0000
0000

1100
0000
0000

nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
kkkk
kkkk
0000
0000
kkkk
kkkk
0000
xxxx
0000
0000
nnnn
1111
0001

kkkk
0001
0000

nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
nnnn
kkkk
kkkk
0100
0111
kkkk
kkkk
0000
xxxx
0110
0101
nnnn
1111
000s

kkkk
001s
0011

None
None
None
None
None
None
None
None
None
None

TO, PD
C
None

None
None
None
None
None
All
GIE/GIEH, 
PEIE/GIEL
None
None
TO, PD

4

When a PORT register is modified as a function of itself (e.g., MOVF PORTB, 1, 0), the value used will be that 
value present on the pins themselves. For example, if the data latch is ‘1’ for a pin configured as an input and is 
driven low by an external device, the data will be written back with a ‘0’.

If this instruction is executed on the TMR0 register (and where applicable, ‘d’ = 1), the prescaler will be cleared if 
assigned.

If the Program Counter (PC) is modified or a conditional test is true, the instruction requires two cycles. The 
second cycle is executed as a NOP.

Some instructions are two-word instructions. The second word of these instructions will be executed as a NOP 
unless the first word of the instruction retrieves the information embedded in these 16 bits. This ensures that all 
program memory locations have a valid instruction.