ICP DAS USA SAGP-845EV Manuel D’Utilisation

 

CMOS Setup Utility – Copyright © 1984 – 2000  Award Software 

Advanced Chipset Features 

DRAM Timing Selectable           By SPD 
CAS Latency Time                      1.5 
Active to Precharge Delay          7 
DRAM RAS# to CAS# Delay        3 
DRAM RAS# Precharge              3 
Memory Frequency For             AUTO 
System BIOS Cacheable             Enabled
Video BIOS Cacheable                Disabled
Memory Hole At 15M-16M           Disabled
Delayed Transaction                   Enabled 
AGP Aperture Size                    64MB 

    
    ** Onboard Display Cache Setting ** 
   On-chip VGA                            Enabled 

Flash BIOS                              Disabled 

      Item Help 
_______________________ 
Menu Level      

¾ 

 
 

↑↓←→Move    Enter:  Select    +/-/PU/PD: Value  F10:Save  ESC: Exit  
F1:General Help  
F5:Previous Values    F6:Fail-safe defaults        F7:Optimized Defaults 

This section allows users to configure the system based on the specific 
features of the installed chipset.  This chipset manages bus speeds and 
accesses to system memory resources, such as DRAM and the external 
cache.  It also coordinates communications between the conventional 
ISA bus and the PCI bus.  It must be stated that these items should never 
need to be altered.  The default settings have been chosen because they 
provide the best operating conditions for the system.