Cisco Cisco MGX Service Resource Module Enhanced [SRM-E] Livre blanc

 

 

 

 

 

Technical Overview 

© 2011 Cisco Systems, Inc. All rights reserved. This document is Cisco Public Information. 

Page 1 of 32 

The Cisco ACE Module is based on a purpose built multi-network processor architecture.  All data 

received from the 16Gbps single interconnect to the switching fabric hits a Field Programmable 

Field Array (FPGA), which is known as the Classification and Distribution Engine (CDE).  The CDE 

uses hashing algorithms to ensure a single connection traverses the same Network Processor (NP) 

for the duration of the connection.  The NP’s used in the Cisco ACE Module are Four Intel Octeons 

(CN5860), each Octeon has 16 Cores and runs at 600 Mhz.  The 4 NP’s make up the data plane 

(DP) and are responsible for handling all of the connection processing within the Cisco ACE 

Module.  The control plane (CP) is maintained separately using a dedicated Sibyte processor.  The 

control plane is responsible for managing the ACE configuration, health monitoring (aka probes), 

supporting management sessions (TELNET, SSH, SNMP, SYSLOG), and other control functions 

and control traffic.  For additional details regarding the Cisco ACE Module architecture or 

connection processing, please ask your Cisco sales representative for a copy of the “Connection 

Handling Within The Cisco Ace Module Hardware Architecture” document. 

 

The handling of data traffic is done by each NP with 15 cores, each running a set of data plane 

software processes, the 16

th

 core is used for management and runs periodic processes (timers).  

The data plane processes are grouped in the functional sets as follows: 

● 

Receive (RX) 

The Receive function is a dedicated process function used that takes traffic from the CDE