Hynix HMT325U7CFR8C-PBT0 Manuel D’Utilisation

Page de 57
Rev. 1.2 / Jul. 2013
Pin Assignments
Front Side(left 1–60) Back Side(right 121–180) Front Side(left 61–120) Back Side(right 181–240)
Pin 
#
x64
Non-ECC
x72 
ECC
Pin 
#
x64
Non-ECC
x72
ECC
Pin 
#
x64
Non-ECC
x72 
ECC
Pin 
#
x64
Non-ECC
x72
ECC
1
V
REF
DQ
V
REF
DQ 121
V
SS
V
SS
61
A2
A2
181
A1
A1
2
V
SS
V
SS
122
DQ4
DQ4
62
V
DD
V
DD
182
V
DD
V
DD
3
DQ0
DQ0
123
DQ5
DQ5
63
CK1
CK1
183
V
DD
V
DD
4
DQ1
DQ1
124
V
SS
V
SS
64
CK1
CK1
184
CK0
CK0
5
V
SS
V
SS
125
DM0
DM0
65
V
DD
V
DD
185
CK0
CK0
6
DQS0
DQS0
126
NC
NC
66
V
DD
V
DD
186
V
DD
V
DD
7
DQS0
DQS0
127
V
SS
V
SS
67
V
REF
CA
V
REF
CA
187
NC
EVENT
8
V
SS
V
SS
128
DQ6
DQ6
68
NC
NC
188
A0
A0
9
DQ2
DQ2
129
DQ7
DQ7
69
V
DD
V
DD
189
V
DD
V
DD
10
DQ3
DQ3
130
V
SS
V
SS
70
A10
A10
190
BA1
11
V
SS
V
SS
131
DQ12
DQ12
71
191
V
DD
V
DD
12
DQ8
DQ8
132
DQ13
DQ13
72
V
DD
V
DD
192
RAS
RAS
13
DQ9
DQ9
133
V
SS
V
SS
73
WE
WE
193
S0
S0
14
V
SS
V
SS
134
DM1
DM1
74
CAS
CAS
194
V
DD
V
DD
15
DQS1
DQS1
135
NC
NC
75
V
DD
V
DD
195
ODT0
ODT0
16
DQS1
DQS1
136
V
SS
V
SS
76
S1
S1
196
A13
A13
17
V
SS
V
SS
137
DQ14
DQ14
77
ODT1
ODT1
197
V
DD
V
DD
18
DQ10
DQ10
138
DQ15
DQ15
78
V
DD
V
DD
198
NC
NC
19
DQ11
DQ11
139
V
SS
V
SS
79
NC
NC
199
V
SS
V
SS
20
V
SS
V
SS
140
DQ20
DQ20
80
V
SS
V
SS
200
DQ36
DQ36
21
DQ16
DQ16
 141
DQ21
DQ21
81
DQ32
DQ32
201
DQ37
DQ37
22
DQ17
DQ17
142
V
SS
V
SS
82
DQ33
DQ33
202
V
SS
V
SS
23
V
SS
V
SS
143
DM2
DM2
83
V
SS
V
SS
203
DM4
DM4
24
DQS2
DQS2
144
NC
NC
84
DQS4
DQS4
204
NC
NC
25
DQS2
DQS2
145
V
SS
V
SS
85
DQS4
DQS4
205
V
SS
V
SS
26
V
SS
V
SS
146
DQ22
DQ22
86
V
SS
V
SS
206
DQ38
DQ38
27
DQ18
DQ18
147
DQ23
DQ23
87
DQ34
DQ34
207
DQ39
DQ39
28
DQ19
DQ19
148
V
SS
V
SS
88
DQ35
DQ35
208
V
SS
V
SS
29
V
SS
V
SS
149
DQ28
DQ28
89
V
SS
V
SS
209
DQ44
DQ44
30
DQ24
DQ24
150
DQ29
DQ29
90
DQ40
DQ40
210
DQ45
DQ45
 NC = No Connect; RFU = Reserved Future Use
1. NC pins should not be connected to anything on the DIMM, including bussing within the NC group.
2. Address pins A3–A8 and BA0 and BA1 can be mirrored or not mirrored.