Finisar Gigabit, 1528.77nm, SFP FWLF-1631-61 Manuel D’Utilisation

Codes de produits
FWLF-1631-61
Page de 10
 FWLF-1631-xx DWDM SFP – June 2009 
 
F i n i s a r
 
 
 Finisar Corporation 
 
Page 3 June 2009 Rev E2 
 
I. 
Pin Descriptions  
 
Pin 
Symbol 
Name/Description 
Ref. 
V
EET 
Transmitter Ground  (Common with Receiver Ground) 
T
FAULT
 
Transmitter Fault 
 
T
DIS
 
Transmitter Disable. Laser output disabled on high or open 
MOD_DEF(2) 
Module Definition 2. Data line for Serial ID 
MOD_DEF(1) 
Module Definition 1. Clock line for Serial ID 
MOD_DEF(0) 
Module Definition 0. Grounded within the module 
Rate Select 
No connection required 
LOS 
Loss of Signal indication.  Logic 0 indicates normal operation 
V
EER 
Receiver Ground  (Common with Transmitter Ground) 
10 
V
EER 
Receiver Ground  (Common with Transmitter Ground) 
11 
V
EER 
Receiver Ground  (Common with Transmitter Ground) 
12 
RD-
 
Receiver Inverted DATA out.  AC Coupled 
 
13 
RD+ 
Receiver Non-inverted DATA out.  AC Coupled 
 
14 
V
EER 
Receiver Ground  (Common with Transmitter Ground) 
15 
V
CCR
 
Receiver Power Supply 
 
16 
V
CCT
 
Transmitter Power Supply 
 
17 
V
EET 
Transmitter Ground  (Common with Receiver Ground) 
18 
TD+ 
Transmitter Non-Inverted DATA in. 100 ohm termination between TD+ 
and TD-, AC Coupled thereafter 
 
19 
TD-
 
Transmitter Inverted DATA in.  See TD+ 
 
20 
V
EET 
Transmitter Ground  (Common with Receiver Ground) 
 
Notes: 
1.  Circuit ground is internally isolated from chassis ground. 
2. 
Laser output disabled on T
DIS
 >2.0V or open, enabled on T
DIS
 <0.8V. 
3. 
Should be pulled up with 4.7k – 10kohms on host board to a voltage between 2.0V and 5.5V. 
MOD_DEF(0) pulls line low to indicate module is plugged in. 
4. 
Receiver achieves multi-rate operation without active control. 
5. 
LOS is open collector output.  Should be pulled up with 4.7k – 10kohms on host board to a voltage between 2.0V 
and 5.5V. Logic 0 indicates normal operation; logic 1 indicates loss of signal. 
 
VeeT
VeeT
VeeR
VeeR
TD-
TD+
RD+
RD-
VccT
VccR
VeeT
VeeR
TXFault
MOD-DEF(2)
MOD-DEF(1)
MOD-DEF(0)
Rate Select
LOS
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Towards
ASIC
Towards
Bezel
TX Disable
VeeR
 
Diagram of Host Board Connector Block Pin Numbers and Names