Atmel ARM-Based Evaluation Kit AT91SAM9N12-EK AT91SAM9N12-EK Fiche De Données

5-6

ARM DDI0198D

DRWD is the write data written into the TCM. It is valid in the same cycle as DRCS 
and held stable until the penultimate cycle of the access.

The DMA interface allows the values of DRADDR and DRCS to be generated from a 
source external to the ARM926EJ-S processor. 

DRDMAEN is the DMA enable signal. When asserted it indicates that the DMA values 
should be used to produce DRCS and DRADDR rather than those from the internal 
ARM926EJ-S TCM controller.

DRDMACS is used to generate DRCS when DRDMAEN is asserted. Because of the 
way the DRDMACS signal is combined with the internal ARM926EJ-S TCM 
controller, it is not valid to assert DRDMAEN without DRDMACS asserted unless the 
internal TCM controller is idle (DRIDLE asserted). The relationship between these 
signals is shown in Table 5-1.

DRDMAADDR is used as the source for DRADDR whenever DRDMAEN is 
asserted. 

1

1

0

1

1

0

0

Unknown

1

1

1

1

1

0

1

0