Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Fiche De Données

For description of what memory locations remain accessible, please refer to the SAB address

map.
Full access to these instructions is re-enabled when the security fuse is erased by the

CHIP_ERASE JTAG instruction.
Note that the security bit will read as programmed and block these instructions also if the Flash

Controller is statically reset.
Other security mechanisms can also restrict these functions. If such mechanisms are present

they are listed in the SAB address map section.

This instruction selects the 32 bit ID register as Data Register. The ID register consists of a ver-

sion number, a device number and the manufacturer code chosen by JEDEC. This is the default

instruction after power-up.
The active states are:

• Capture-DR: The static IDCODE value is latched into the shift register.
• Shift-DR: The IDCODE scan chain is shifted by the TCK input.

JTAG instruction for taking a snap-shot of the input/output pins without affecting the system

operation, and pre-loading the scan chain without updating the DR-latch. The Boundary-Scan

Chain is selected as Data Register.
The active states are:

• Capture-DR: Data on the external pins are sampled into the Boundary-Scan Chain.
• Shift-DR: The Boundary-Scan Chain is shifted by the TCK input.

JTAG instruction for selecting the Boundary-Scan Chain as Data Register for testing circuitry

external to the AVR32 package. The contents of the latched outputs of the Boundary-Scan chain

is driven out as soon as the JTAG IR-register is loaded with the EXTEST instruction.
The active states are:

• Capture-DR: Data on the external pins is sampled into the Boundary-Scan Chain.
• Shift-DR: The Internal Scan Chain is shifted by the TCK input.
• Update-DR: Data from the scan chain is applied to output pins.

This instruction selects the Boundary-Scan Chain as Data Register for testing internal logic in

the device. The logic inputs are determined by the Boundary-Scan Chain, and the logic outputs

are captured by the Boundary-Scan chain. The device output pins are driven from the Boundary-

Scan Chain.
The active states are:

• Capture-DR: Data from the internal logic is sampled into the Boundary-Scan Chain.

32058K

AVR32-01/12