Cisco Cisco ASR 1000 Series 40Gbps SPA Interface Processor Scheda Tecnica

 

 

Data Sheet 

All contents are Copyright © 1992–2007, 2011 Cisco Systems, Inc. All rights reserved. This document is Cisco Public Information. 

Page 4 of 10 

●

 

Unframed (unstructured) T1/E1 transport 

●

 

N x 64 kbps and N x 56 kbps framed T1 transport 

●

 

N x 64 kbps framed E1 transport 

●

 

Grooming of up to 84 (T1) or 63 (E1) separate data streams, each able to terminate on a 

separate network destination 

●

 

BITS support 

●

 

Configurable clock source  

●

 

T1/E1 line diagnostic loopbacks (local line, local payload, and network payload) 

Circuit emulation:  

●

 

SONET (OC3): STS-3 -> STS-1 -> VTG -> VT1.5 -> DS1

DS0,  

●

 

SDH (STM-1): STM1 -> AU4 -> TUG-3 -> TUG-2 -> VC-12 -> E1

DS0 

ATM:  

●

 

SONET (OC3): STS-3 -> STS-1 -> VTG -> VT1.5 -> DS1 

●

 

SDH (STM-1): STM1 -> AU4 -> TUG-3 -> TUG-2 -> VC-12 -> E1 

These SPAs provide completely bit-transparent, bidirectional, point-to-point data transport. Every 

bit presented to an ingress port is transported unchanged to the corresponding egress port by 

encapsulating the data bits into a PWE packet for transport across an IP/MPLS network. The data 

ports do not care about the structure or content of the data stream. Consequently, these SPAs are 

ideally suited to transport data streams that are not suited to be carried using other platform 

interfaces. Such data streams might include: 

●

 

Leased-line emulation services 

●

 

Encrypted data 

●

 

Data protocols that cannot easily be migrated to native IP, ATM, Frame Relay, HDLC, and 

so on 

Because these SPAs do not consider the content of any circuit emulation data stream, it is 

important to engineer the transport network in such a way as to minimize the risk of losing any 

data packets. 

To help ensure that a data stream is delivered, without gaps, to the destination CPE, data packets 

are held in a dejitter buffer at the destination port to eliminate any delay variation (that is, jitter) 

experienced by successive packets traveling through the network. The dejitter buffer is user 

configurable up to 320 milliseconds (±160 milliseconds), depending upon the size of the payload 

and the type of PWE being configured (nxDS0 or T1/E1, and so on).