Texas Instruments TLK110 Evaluation Module TLK110CUSEVM TLK110CUSEVM Scheda Tecnica

This section contains the specifications of the TLK110CUSEVM card, as well as a description of the card's
interfaces, connectors, jumpers, and LEDs.

Power for the TLK110CUSEVM is supplied via a MII connector.

•

If 5V is supplied, the on-board voltage regulator, U1, will convert 5V to 3.3V for the device.

•

If 3.3V is supplied from the MII connector, R59 should be assembled and R56 should be removed.

•

Make sure the J2 jumper is installed in order to supply 3.3V to the magnetic CT.

•

Make sure J1 jumper is installed and configured to MII or RMII.

The PMD address TLK110CUSEVM Physical Layer device is set by the following jumpers:

•

J7: PHY ID [0]

•

J6: PHY ID [1]

•

J5: PHY ID [2]

The default board setting for the PHY address is 01h. The board may be set to any PHY address 00h -
07h by adding jumpers J5 - J7.

describes the connections of the TLK110CUSEVM.

P1

MII male connector

MII interface

J1

MII or RMII selector

Select between MII mode or RMII mode

J14

RESET N

Reset the device

J2

Central tap voltage selector

Eneble 3.3V supply to the central tap

U2

RJ45

RJ45 ethernet connector

J5 - J7

PHY ID[0:2]

Configure PHY ID address (default = addr 01h)

J15 (Not populated)

25M out

25M clock output

J10

RMII enable

Enable RMII (default = MII)

J8

CFG CROSSOVER

Disable AMDIX (default = AMDIX ON)

J3

CFG ANEG MODE

See description below

J4

AFG ANEG SPD 0

See description below

J5

AFG ANEG SPD 1

See description below

0

0

0

10BT, Half duplex

0

0

1

10BT, Full duplex

0

1

0

100BT, Half duplex

0

1

1

100BT, Full duplex

1

0

0

10BT, Half/Full duplex

1

0

1

100BT, Half/Full duplex

1

1

0

10BT, 100BT, Half duplex

1

1

1

10BT, 100BT, Full duplex

2

SLLU155

–

December 2011

Copyright

©

2011, Texas Instruments Incorporated