Texas Instruments Evaluation Module for TLV62065 TLV62065EVM-719 TLV62065EVM-719 Scheda Tecnica

100

95

90

85

80

75

70

65

60

Efficiency (%)

0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

Output Current (A)

V = 4.2 V

I

V = 3.6 V

I

V = 3.3 V

I

V = 5 V

I

V = 3 V

I

www.ti.com

Follow these procedures when configuring the EVM for testing.

Many of the components on the TLV62065EVM-719 are susceptible to damage
by electrostatic discharge (ESD). Customers are advised to observe proper
ESD-handling precautions when unpacking and handling the EVM, including
the use of a grounded wrist strap, bootstraps, or mats at an approved ESD
workstation. An electrostatic smock and safety glasses also are recommended.

1. Connect a dc power supply between J1 and J3 on the TLV62065EVM. Note that the input voltage must

be between 2.9 V and 5.5 V. Keep the wires from the input power supply to the EVM as short as
possible and twisted.

2. Connect a dc voltmeter or oscilloscope to J5, the output sense connection of the EVM.
3. A load can be connected between J4 and J6 on the TLV62065EVM.
4. To enable the converter, connect the shorting bar on JP1 between EN and ON located on the

TLV62065EVM.

5. The TLV62065EVM has a feature to allow the user to switch between Power-Save mode under light

loads and forced PWM mode; this feature is enabled or disabled with jumper JP2.

through

present typical performance curves for the TLV62065EVM. Actual performance

data can be affected by measurement techniques and environmental variables; therefore, these curves
are presented for reference and may differ from actual results obtained by some users.

and

show the typical efficiency performance for the TLV62065EVM.

5

SLVU424 – December 2010

© 2010, Texas Instruments Incorporated