Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Scheda Tecnica

This register, along with the ADCSSEMUX1 or ADCSSEMUX2 register, defines the analog input
configuration for each sample in a sequence executed with Sample Sequencer 1 or 2. If the
corresponding

EMUXn

bit in the ADCSSEMUX1 or ADCSSEMUX2 register is set, the

MUXn

field in

this register selects from

AIN[23:16]

. When the corresponding

EMUXn

bit is clear, the

MUXn

field

selects from

AIN[15:0]

. These registers are 16 bits wide and contain information for four possible

samples. See the ADCSSMUX0 register on page 1257 for detailed bit descriptions. The ADCSSMUX1
register affects Sample Sequencer 1 and the ADCSSMUX2 register affects Sample Sequencer 2.

Channels

AIN[31:24]

do not exist on this microcontroller. Configuring

MUXn

to be 0x8-0xF

when the corresponding

EMUXn

bit is set results in undefined behavior.

ADC Sample Sequence Input Multiplexer Select n (ADCSSMUXn)

ADC0 base: 0x4003.8000
ADC1 base: 0x4003.9000
Offset 0x060
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

MUX0

MUX1

MUX2

MUX3

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000

RO

reserved

31:16

4th Sample Input Select

0x0

RW

MUX3

15:12

3rd Sample Input Select

0x0

RW

MUX2

11:8

2nd Sample Input Select

0x0

RW

MUX1

7:4

1st Sample Input Select

0x0

RW

MUX0

3:0