Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Scheda Tecnica

This register provides quick access to commonly accessed PHY control status and general
information.

Ethernet PHY Status - MR16 (EPHYSTS)

Base n/a
Address 0x010
Type RO, reset 0x0002

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

LINK

SPEED

DUPLEX

MIILB

ANS

JD

RF

MIIREQ

PAGERX

DL

SD

FCSL

POLSTAT

RXLERR

MDIXM

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

15

MDI-X Mode

This is a read-only status as reported by the Auto-Negation state
machine:

This bit is affected by the settings of the

MDIXEN

and

FORCEMDIX

bits

in the EPHYCTL register. When MDIX is enabled, but not forced, this
bit updates dynamically as the Auto-MDIX algorithm swaps between
MDI and MDI-X configurations.

Description

Value

MDI pairs normal (Receive on TPRD pair, Transmit on TPTD
pair)

0

MDI pairs swapped (Receive on TPTD pair, Transmit on TPRD
pair)

1

0

RO

MDIXM

14

Receive Error Latch

Description

Value

No receive error event has occurred.

0

Receive error event has occurred since last read of
EPHYRXERCNT register (PHY offset 0x015).

1

This bit is cleared on a read of the EPHYRXERCNT register.

0

RO

RXLERR

13

Polarity Status

Description

Value

Correct Polarity detected.

0

Inverted Polarity detected.

1

This bit is a duplication of bit 4 (

POLSTAT

) in the EPHY10BTSC register

(PHY offset 0x01A). This bit is cleared upon a read of the EPHY10BTSC
register, but not on a read of the EPHYSTS register.

0

RO

POLSTAT

12