Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Scheda Tecnica

This register provides the total number of error bytes that are received by the PRBS checker and
defines the Inter-Packet Gap (IPG) for the packet generator.

Ethernet PHY BIST Control and Status 1 - MR27 (EPHYBICSR1)

Base n/a
Address 0x01B
Type RW, reset 0x007D

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

IPGLENGTH

ERRCNT

RW

RW

RW

RW

RW

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

Type

1

0

1

1

1

1

1

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

BIST Error Count

This field holds the number of erroneous bytes that were received by
the PRBS checker. The value in this register is locked when a write is
done to bit 15.

When the PRBSM field in the EPHYBISCR register (0x0016) is set to
zero, the count stops at 0xFF. See the EPHYBISCR register for further
details.

0x00

RO

ERRCNT

15:8

BIST IPG Length

Inter Packet Gap (IPG) Length defines the size of the gap (in bytes)
between any 2 successive packets generated by the BIST. Default value
is 0x7D, which is equal to 125 bytes.

0x7D

RW

IPGLENGTH

7:0