Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Scheda Tecnica

The brown-out system reset sequence is as follows:

When one of the BOR event triggers occurs, an internal Brown-Out Reset condition is set.

If the BOR event has been programmed to generate a reset in the PTBOCTL register and the

BOR

bit of the RESBEHAVCTL has been set to 0x2, an internal reset is asserted.

The internal reset is released and the microcontroller fetches and loads the initial stack pointer,
the initial program counter, the first instruction designated by the program counter, and begins
execution.

The result of a brown-out reset is equivalent to that of an assertion of the external

RST

input, and

the reset is held active until the proper voltage level is restored. The RESC register can be examined
in the reset interrupt handler to determine if a Brown-Out condition was the cause of the reset, thus
allowing software to determine what actions are required to recover.

The internal Brown-Out Reset timing is shown in “Power and Brown-Out” on page 2107.

Software can reset a specific peripheral or generate a reset to the entire microcontroller.

Peripherals can be individually reset by software via peripheral-specific reset registers available
beginning at System Control offset 0x500 (for example the Watchdog Timer Software Reset
(SRWD) register page 367). If the bit position corresponding to a peripheral is set and subsequently
cleared, the peripheral is reset.

The entire microcontroller, including the core, can be reset by software by setting the

SYSRESREQ

bit in the Application Interrupt and Reset Control (APINT) register in the core peripheral memory
map space. The software-initiated system reset sequence is as follows:

A software microcontroller reset is initiated by setting the

SYSRESREQ

bit.

An internal reset is asserted.

The internal reset is deasserted and the microcontroller loads from memory the initial stack
pointer, the initial program counter, and the first instruction designated by the program counter,
and then begins execution.

The core only can be reset by software by setting the

VECTRESET

bit in the APINT register. The

software-initiated core reset sequence is as follows:

A core reset is initiated by setting the

VECTRESET

bit.

An internal reset is asserted.

The internal reset is deasserted and the microcontroller loads from memory the initial stack
pointer, the initial program counter, and the first instruction designated by the program counter,
and then begins execution.

The software-initiated system reset timing is shown in Figure 32-12 on page 2114.

The Watchdog Timer module's function is to prevent system hangs. The TM4C129XNCZAD
microcontroller has two Watchdog Timer modules in case one watchdog clock source fails. One
watchdog is run off the system clock and the other is run off the Precision Internal Oscillator (PIOSC).