Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Scheda Tecnica

■ Different words can be written such that any or all words can be written more than 500K times

when write counts per word stay about the same. For example, offset 0 could be written 3 times,
then offset 1 could be written 2 times, then offset 2 is written 4 times, then offset 1 is written
twice, then offset 0 is written again. As a result, all 3 offsets would have 4 writes at the end of
the sequence. This kind of balancing within 7 writes maximizes the endurance of different words
within the same meta-block.

Before writing to any EEPROM registers, the clock to the EEPROM module must be enabled through
the EEPROM Run Mode Clock Gating Control (RCGCEEPROM) register (see page 416) and the
following initialization steps must be executed:

Insert delay (6 cycles plus function call overhead).

Poll the

WORKING

bit in the EEPROM Done Status (EEDONE) register until it is clear indicating

that the EEPROM has completed its power-on initialization. When

WORKING

=0, continue.

Read the

PRETRY

and

ERETRY

bits in the EEPROM Support Control and Status (EESUPP)

register. If either of the bits are set, return an error, else continue.

Reset the EEPROM module using the EEPROM Software Reset (SREEPROM) register at
offset 0x558 in the System Control register space.

Insert delay (6 cycles plus function call overhead).

Poll the

WORKING

bit in the EEPROM Done Status (EEDONE) register to determine when it is

clear. When

WORKING

=0, continue.

Read the

PRETRY

and

ERETRY

bits in the EESUPP register. If either of the bits are set, return

an error, else the EEPROM initialization is complete and software may use the peripheral as
normal.

Failure to perform these initialization steps after a reset may lead to incorrect operation or
permanent data loss if the EEPROM is later written.

If the

PRETRY

or

ERETRY

bits are set in the ESUPP register, the EEPROM was unable to

recover its state. If power is stable when this occurs, this indicates a fatal error and is likely
an indication that the EEPROM memory has exceeded its specified lifetime write/erase
specification. If the supply voltage is unstable when this return code is observed, retrying
the operation once the voltage is stabilized may clear the error.

The EEPROM initialization function code is named EEPROMinit( ) in TivaWare, which can be
downloaded from

.

The following table identifies the Bus Masters and their access to the various memories on the bus
matrix.

Yes

Yes

Yes

Yes (read-only)

Yes

CPU Instruction Bus

Yes

Yes

-

Yes (read-only)

Yes

CPU Data Bus