Texas Instruments Evaluation Module for TPS53311 Synchronous Step Down DCDC Converter TPS53311EVM-561 TPS53311EVM-561 Scheda Tecnica

The TPS53311EVM-561 evaluation module (EVM) is a high-efficiency evaluation platform with two
TPS53311 3-A integrated FET step-down converters working in a Master-Slave synchronization scheme.
The two outputs are 1.5 V/3 A (master) and 1.2 V/3 A (slave) from a 3.3-V or 5-V input bus. The EVM
uses the TPS53311 synchronous buck controller with integrated switcher.

spacer - to push the title: List of Figures to page 2

1

Description

...................................................................................................................

1.1

Typical Applications

................................................................................................

1.2

Features

.............................................................................................................

2

Electrical Performance Specifications

....................................................................................

3

Schematic

....................................................................................................................

4

Test Setup

...................................................................................................................

4.1

Test Equipment

.....................................................................................................

4.2

Recommended Test Setup

.......................................................................................

5

Configuration

................................................................................................................

5.1

5-Vin Option (J1: 5-Vin Option)

..................................................................................

5.2

Master Mode Selection (J2: MST Mode)

.......................................................................

5.3

Slave Mode Selection (J7: SLV Mode)

..........................................................................

5.4

Synchronization (J5: SYNC)

......................................................................................

5.5

Master Enable (J4: EN_MST)

....................................................................................

5.6

Slave Enable (J9: EN_SLV)

......................................................................................

6

Test Procedure

..............................................................................................................

6.1

Line/Load Regulation and Efficiency Measurement Procedure

..............................................

6.2

Loop Gain/Phase Measurement

.................................................................................

6.3

List of Test Points

..................................................................................................

6.4

Equipment Shutdown

............................................................................................

7

Performance Data and Typical Characteristic Curves

................................................................

7.1

Efficiency

..........................................................................................................

7.2

Load Regulation

..................................................................................................

7.3

Line Regulation

...................................................................................................

7.4

1.5-V Output Ripple

..............................................................................................

7.5

1.5-V Switching Node at Full Load

.............................................................................

7.6

1.5-V Switching Node at No Load

..............................................................................

7.7

Master-Slave 180° Synchronization

............................................................................

7.8

1.5-V Master Turnoff During Master-Slave Synchronization

................................................

7.9

1.5-V Output Transient

...........................................................................................

7.10

1.5-V Turnon Waveform

.........................................................................................

7.11

1.5-V Turnoff Waveform

.........................................................................................

7.12

1.5-V Bode Plot

...................................................................................................

7.13

EVM Top Board Thermal Image

................................................................................

8

EVM Assembly Drawings and PCB Layout

............................................................................

9

Bill of Materials

.............................................................................................................

1

SLUU428A – July 2010 – Revised November 2010

Copyright © 2010, Texas Instruments Incorporated