Texas Instruments Evaluation Module for Integrated 3.3V / 5V Power LDO with Clock Output TPS51103EVM TPS51103EVM Scheda Tecnica

This document includes information regarding absolute operating conditions, power-supply requirements,
and hardware configuration for the evaluation module. The electrical schematics and bill of materials are
also included for reference purposes. Throughout this document, the phrase evaluation module and the
abbreviation EVM are both synonymous with the TPS51103EVM.

1

2

TPS51103EVM Electrical Performance Specifications

3

Schematic

4

Test Setup

5

Typical Characteristics

6

EVM Assembly Drawings and Layout

7

Bill of Materials

1

TPS51103EVM Power Stage/Control Schematic

2

TPS51103EVM Recommended Test Setup

3

5-V and 3.3-V Enable Configuration

4

Switchover Function Enabled

5

VREG5 Load Regulation

6

VREG3 Load Regulation

7

15V_OUT Load Regulation

8

VRTC3 Load Regulation

9

0-mA to 100-mA Load Step on 5-V Output

10

0-mA to 100-mA Load Step on 3.3-V Output

11

5.0-V Switch Over

12

5.0-V Switch Over

13

3.3-V Switch Over

14

3.3-V Switch Over

15

Clock Startup

16

Clock Steady

17

TPS51103EVM Component Placement (Top View)

18

TPS51103EVM Top Copper (Top View)

19

TPS51103EVM Bottom Copper (X-Ray View from Top)

1

Electrical Performance Specifications

2

Meters

3

Test Points

8

TPS51103EVM Bill of Materials

All trademarks are the property of their respective owners.

SLUU303A – JUNE 2008 – Revised SEPTEMBER 2008 Using the TPS51103EVM Integrated 3.3-V/5-V Power LDO with Clock Output

1