Atmel SAM4L Xplained Pro Evaluation Kit Atmel ATSAM4L-XPRO ATSAM4L-XPRO Scheda Tecnica

42023E–SAM–07/2013

Figure 11-1. BPM Block Diagram

In order to use this module, other parts of the system must be configured correctly, as described
below.

The clock for the BPM bus interface (CLK_BPM) is generated by the Power Manager. This clock
is enabled at reset, and can be disabled in the Power Manager.

V R EG IF

PB Bus

P M C O N  

C onfiguration

BPM  State M achine

C ortex-M 4

BPM  

interrupt

U ser Interface

G PIO  

C ontroller

EIC

I/O  Line 

M anagem ent

Power Scaling

Power Save

M odes

W AKE  U P

M anagem ent

Backup R eset

Backup

EIC Pins

C LK _BPM

N VIC

PM

Voltage

R egulator

EIC

BO D 33

B O D 18

W D T

AST

W FI 

instruction

RCA US E

BK UP M U X

Backup dom ain

BK UP W C AU SE

Standard

EIC  Pins