Mikroelektronika MikroE Development Kits MIKROE-999 Scheda Tecnica

DS39609B-page 340



 2004 Microchip Technology Inc.

A01

N

R

Resolution

—

—

10

bit

A03

E

IL

Integral Linearity Error

—

—

<±1 

LSb

V

REF

 = V

DD

 = 5.0V

A04

E

DL

Differential Linearity Error

—

—

<±1

LSb

V

REF

 = V

DD

 = 5.0V

A05

E

G

Gain Error

—

—

<±1

LSb

V

REF

 = V

DD

 = 5.0V 

A06

E

OFF

Offset Error

—

—

<±1.5

LSb

V

REF

 = V

DD

 = 5.0V 

A10

—

Monotonicity

guaranteed

—

V

SS

 

≤

 V

AIN

 

≤

 V

REF

A20
A20A

V

REF

Reference Voltage
(V

REFH

 – V

REFL

)

1.8V

3V

—
—

—
—

V
V

V

DD

 < 3.0V

V

DD

 

≥

 3.0V

A21

V

REFH

Reference Voltage High

AV

SS

—

AV

DD

 + 0.3V

V

A22

V

REFL

Reference Voltage Low

AV

SS

 – 0.3V

—

V

REFH

V

A25

V

AIN

Analog Input Voltage

AV

SS

 – 0.3V

—

AV

DD

 + 0.3V

V

V

DD

 

≥

 2.5V (Note 3)

A30

Z

AIN

Recommended Impedance of 
Analog Voltage Source

—

—

2.5

k

Ω

A50

I

REF

V

REF

 Input Current (Note 1)

—
—

—
—

5

150

µ

A

µ

A

During V

AIN

 acquisition. 

During A/D conversion 
cycle.

Vss 

≤

 V

AIN

 

≤

 V

REF

The A/D conversion result never decreases with an increase in the input voltage and has no missing codes.

For V

DD

 < 2.5V, V

AIN

 should be limited to <.5 V

DD

.

Maximum allowed impedance for analog voltage source is 10 k

Ω

. This requires higher acquisition times.

IV

DD

 – AV

DD

I must be <3.0V and IAV

SS

 – V

SS

I must be <0.3V.

131

130

132

BSF ADCON0, GO

Q4

A/D CLK

A/D DATA

ADRES

ADIF

GO

SAMPLE

OLD_DATA

SAMPLING STOPPED

DONE

NEW_DATA

9

8

7

2

1

0

Note 1: If the A/D clock source is selected as RC, a time of T

CY

 is added before the A/D clock starts. This allows the 

SLEEP

 instruction to be

executed. 

2: This is a minimal RC delay (typically 100 ns), which also disconnects the holding capacitor from the analog input.

. . .

. . .

T

CY