Cypress CY7C150 ユーザーズマニュアル

Document #: 38-05024 Rev. **

Page 3 of 11

Over the Operating Range

[2,5]

−

−

−

−

−

t

RC

Read Cycle Time

10

12

15

25

35

ns

t

AA

Address to Data Valid

10

12

15

25

35

ns

t

OHA

Output Hold from Address 
Change

2

2

2

2

2

ns

t

ACS

CS LOW to Data Valid

8

10

12

15

20

ns

t

LZCS

CS LOW to Low Z

0

0

0

0

0

ns

t

HZCS

CS HIGH to High Z

6

8

11

20

25

ns

t

DOE

OE LOW to Data Valid

6

8

10

15

20

ns

t

LZOE

OE LOW to Low Z

[6]

0

0

0

0

0

ns

t

HZOE

OE HIGH to High Z

[6,7]

6

8

9

20

25

ns

[8]

t

WC

Write Cycle Time

10

12

15

25

35

ns

t

SCS

CS LOW to Write End

6

8

11

15

20

ns

t

AW

Address Set-Up to Write End

8

10

13

20

30

ns

t

HA

Address Hold from Write End

2

2

2

5

5

ns

t

SA

Address Set-Up to Write Start

2

2

2

5

5

ns

t

PWE

WE Pulse Width

6

8

11

15

20

ns

t

SD

Data Set-Up to Write End

6

8

11

15

20

ns

t

HD

Data Hold from Write End

2

2

2

5

5

ns

t

LZWE

WE HIGH to Low Z

0

0

0

0

0

ns

t

HZWE

WE LOW to High Z

6

8

12

20

25

ns

t

RRC

Reset Cycle Time

20

24

30

50

70

ns

t

SAR

Address Valid to Beginning of 
Reset

0

0

0

0

0

ns

t

SWER

Write Enable HIGH to Beginning 
of Reset

0

0

0

0

0

ns

t

SCSR

Chip Select LOW to Beginning of 
Reset

0

0

0

0

0

ns

t

PRS

Reset Pulse Width

10

12

15

20

30

ns

t

HCSR

Chip Select Hold After End of 
Reset

0

0

0

0

0

ns

t

HWER

Write Enable Hold After End of 
Reset

8

12

15

30

40

ns

t

HAR

Address Hold After End of Reset

10

12

15

30

40

ns

t

LZRS

Reset HIGH to Output in Low Z

[6]

0

0

0

0

0

ns

t

HZRS

Reset LOW to Output in 
High Z

[6,7]

6

8

12

20

25

ns

5.

Test conditions assume signal transition times of 5 ns or less, timing reference levels of 1.5V, input pulse levels of 0 to 3.0V, and output loading of the specified 
I

OL

/I

OH

 and 30-pF load capacitance.

6.

At any given temperature and voltage condition, t

HZ

 is less than t

LZ

 for any given device.

7.

t

HZCS

, t

HZOE

, t

HZR

, and t

HZWE

 are tested with C

L

 = 5 pF as in part (b) of AC Test Loads. Transition is measured 

±

500 mV from steady-state voltage.

8.

The internal write time of the memory is defined by the overlap of CS LOW and WE LOW. Both signals must be LOW to initiate a write and either signal can terminate 
a write by going HIGH. The data input set-up and hold timing should be reference to the rising edge of the signal that terminates the write.

   

   

   

   

   

   

   

   

W.100

   

   

   

   

   

   

   

   

   

   

   

   

   

   

   

   

   

Y.COM.TW

   

   

   

   

   

   

   

   

   

   

   

W.100