Hynix 8GB DDR3 PC3-8500 HMT41GS6MFR8C-PB ユーザーズマニュアル
製品コード
HMT41GS6MFR8C-PB
Rev. 1.0 /Jul. 2012
9
Functional Block Diagram
2GB, 256Mx64 Module(1Rank of x16)
DQS1
DQS1
DM1
DQ [8:15]
DQS1
DM1
DQ [8:15]
DQS0
DQS0
DM0
DQ [0:7]
DQS0
DM0
DQ [0:7]
LDQS
LDQS
LDM
DQ [0:7]
LDQS
LDM
DQ [0:7]
D0
UDQS
UDQS
UDM
DQ [8:15]
UDQS
UDM
DQ [8:15]
A2
Temp Sensor
SDA
D0–D3
V
DD
SPD
SPD/TS
D0–D3
V
REF
CA
SCL
V
tt
D0–D3
V
DD
EVENT
RAS
CA
S
S0
WE
CK0
CK0
CKE0
OD
T0
A[
O:
N]
/BA[O
:N
]
240ohm
ZQ
+/-1%
DQS3
DQS3
DM3
DQS3
DM3
DQ [24:31]
DQS2
DQS2
DM2
DQS2
DM2
DQ [16:23]
LDQS
LDQS
LDM
DQ [0:7]
LDQS
LDM
DQ [0:7]
D1
UDQS
UDQS
UDM
DQ [8:15]
UDQS
UDM
DQ [8:15]
RAS
CAS
CS
WE
CK
CK
CKE
OD
T
A[
O:
N]
/BA[
O:
N]
240ohm
ZQ
+/-1%
DQS5
DQS5
DM5
DQS5
DM5
DQ [40:47]
DQS4
DQS4
DM4
DQS4
DM4
DQ [32:39]
LDQS
LDQS
LDM
DQ [0:7]
LDQS
LDM
DQ [0:7]
D2
UDQS
UDQS
UDM
DQ [8:15]
UDQS
UDM
DQ [8:15]
RA
S
CAS
CS
WE
CK
CK
CK
E
OD
T
A[
O:
N]
/B
A[
O
:N
]
240ohm
ZQ
+/-1%
DQS7
DQS7
DM7
DQS7
DM7
DQ [56:63]
DQS6
DQS6
DM6
DQS6
DM6
DQ [48:55]
LDQS
LDQS
LDM
DQ [0:7]
LDQS
LDM
DQ [0:7]
D3
UDQS
UDQS
UDM
DQ [8:15]
UDQS
UDM
DQ [8:15]
RAS
CAS
CS
WE
CK
CK
CKE
OD
T
A[
O:
N]
/B
A[O
:N]
240ohm
ZQ
+/-1%
Vtt
Vtt
RAS
CAS
CS
WE
CK
CK
CKE
OD
T
A[
O:
N]
/BA[
O:N
]
VDD
A1
A0
SCL
SA0
SA1
SA1
(with SPD)
EVENT
A2
SDA
SCL
WP
A1
A0
SCL
SA0
SA1
SA1
(SPD)
V
tt
V
REF
DQ
V
SS
CK0
CK0
CK1
CK1
CK0
CK1
CK1
ODT1
S1
EVENT
RESET
D0–D3, SPD, Temp sensor
D0–D3
D0–D3
Terminated at near
card edge
NC
NC
Temp Sensor
D0-D3
D0
D1
D2
D3
Vt
t
NOTES
1. DQ wiring may differ from that shown
however, DQ, DM, DQS, and DQS relation-
ships are maintained as shown
Address and Control Lines
Rank 0
The SPD may be
integrated with the Temp
Sensor or may be
a separate component