Microchip Technology MCU PIC10F322T-I/OT SOT-23-6 MCP PIC10F322T-I/OT データシート

DS41585A-page 36

 2011 Microchip Technology Inc.

The Low-Power Brown-Out Reset (LPBOR) is an
essential part of the Reset subsystem. Refer to

 to see how the BOR interacts with other

modules.
The LPBOR is used to monitor the external V

DD

 pin.

When too low of a voltage is detected, the device is
held in Reset. When this occurs, a register bit (BOR) is
changed to indicate that a BOR Reset has occurred.
The same bit is set for both the BOR and the LPBOR.
Refer to 

5.3.1

ENABLING LPBOR

The LPBOR is controlled by the LPBOR bit of
Configuration Word. When the device is erased, the
LPBOR module defaults to disabled.

5.3.1.1

LPBOR Module Output

The output of the LPBOR module is a signal indicating
whether or not a Reset is to be asserted. This signal is
OR’d together with the Reset signal of the BOR mod-
ule to provide the generic BOR signal which goes to
the PCON register and to the power control block. 

The MCLR is an optional external input that can reset
the device. The MCLR function is controlled by the
MCLRE and the LVP bit of Configuration Word (

).

5.4.1

MCLR ENABLED

When MCLR is enabled and the pin is held low, the
device is held in Reset. The MCLR pin is connected to
V

DD

 through an internal weak pull-up.

The device has a noise filter in the MCLR Reset path.
The filter will detect and ignore small pulses.

5.4.2

MCLR DISABLED

When MCLR is disabled, the pin functions as a general
purpose input and the internal weak pull-up is under
software control.

The Watchdog Timer generates a Reset if the firmware
does not issue a CLRWDT instruction within the time-out
period. The TO and PD bits in the STATUS register are
changed to indicate the WDT Reset. See 

 for more information.

Upon exit of Programming mode, the device will
behave as if a POR had just occurred.

The Power-up Timer optionally delays device execution
after a BOR or POR event. This timer is typically used to
allow V

DD

 to stabilize before allowing the device to start

running.
The Power-up Timer is controlled by the PWRTE bit of
Configuration Word.

Upon the release of a POR or BOR, the following must
occur before the device will begin executing:
1.

Power-up Timer runs to completion (if enabled).

2.

MCLR must be released (if enabled).

The total time-out will vary based on oscillator configu-
ration and Power-up Timer configuration. See

 for more informa-

tion.
The Power-up Timer runs independently of MCLR
Reset. If MCLR is kept low long enough, the Power-up
Timer will expire. Upon bringing MCLR high, the device
will begin execution immediately (see 

). This

is useful for testing purposes or to synchronize more
than one device operating in parallel.

0

0

Disabled

1

0

Enabled

x

1

Enabled

A Reset does not drive the MCLR pin low.