Texas Instruments LM3448 Evaluation Board LM3448-EDSNEV/NOPB LM3448-EDSNEV/NOPB データシート

SNOSB51C – SEPTEMBER 2011 – REVISED MAY 2013

This circuit adds holding current during low TRIAC conduction angles. A variable voltage between 0 and 5 volts
is generated at the Q6 gate by averaging the square wave output signal on the DIM pin. The duty cycle of this
square wave varies with the TRIAC firing angle. As the LEDs are dimmed, the voltage at the Q6 gate will rise
pulling a “holding current” equal to the Q6 source voltage divided by resistor R19.

As described in the section on valley-fill PFC operation, when the valley-fill capacitors are in parallel there is a
brief period of time where the output load is being supplied by these two capacitors. Therefore there is minimal or
no line current being drawn from the AC line and the minimum holding current requirement is not met. The
TRIAC may turn off at this time which causes phase dimming decode issues. A circuit can be added that detects
when the valley-fill capacitors are in parallel. The result is that the gate of Q4 is pulled low, allowing additional
hold current to be sourced through resistor R10.

During initial turn on (forward phase) or turn off (reverse phase) of a phase dimmer, a little extra holding current
is sometimes required to latch the phase dimmer on or discharge any parasitic capacitances on the AC line. In
order to determine which dimmer is being used, a TRIAC edge detect circuit is needed.

When the TRIAC fires, a sharp edge is created that can be captured by a properly sized R-C circuit. The
combination of C3 and R6 creates a positive pulse on R7 for a forward phase dimmer or a negative pulse on R7
for a reverse phase dimmer. The pulse polarity determines whether the forward or reverse phase holding current
circuit will be used. The value of R7 can be adjusted to vary the sensitivity of the edge detect circuit.

This circuit adds holding current when a forward phase TRIAC edge is detected. The TRIAC edge detect R-C
circuit creates a positive pulse on the base of Q3 each cycle when a forward phase dimmer is present and
dimming. The positive pulse turns on Q3 which results in additional holding current being pulled through R9.

This circuit adds holding current when a reverse phase TRIAC edge is detected. The TRIAC edge detect R-C
circuit creates a negative pulse on the emitter of Q2 each cycle when a reverse phase dimmer is present and
dimming. This turns on Q8 and connects R23 to the Q1 pass MOSFET, adding holding current and sharpening
the turn-off of the reverse phase dimmer.

shows how to generate the necessary V

CC

bias supply at start-up. Since the AC line peak voltage is

always higher than the rating of the regulator, all designs require an N-channel MOSFET (passFET). The
passFET (Q1) is connected with its drain attached to the rectified AC. The gate of Q1 is connected to a zener
diode (D1) which is then biased from the rectified AC line through series resistance (R3). The source of Q1 is
held at a V

GS

below the zener voltage and current flows through Q1 to charge up whatever capacitance is

present. If the capacitance is large enough, the source voltage will remain relatively constant over the line cycle
and this becomes the input bias supply at VCC. This bias circuit also enables instant turn-on.

However once the circuit is operational, it can be desirable to bootstrap VCC to an auxiliary winding of the
inductor or transformer as shown in

. The two bias paths are each connected to VCC through a diode

to ensure the higher of the two is providing VCC current. This bootstrapping greatly improves efficiency while still
maintaining quick start-up response.

Copyright © 2011–2013, Texas Instruments Incorporated

19

Product Folder Links: