Texas Instruments SRC4382 Evaluation Module (EVM) and USB motherboard SRC4382EVM-PDK SRC4382EVM-PDK データシート

S

A

A

A

A

A

P

Byte 1

Slav

Ad

e

dress

wit

R

h

/W = 0

Byte 2

Reg t

is er Address Byte

wit

I

h NC = 1

Byte 3

Slave Address

with R/W = 1

Byte 4

Reg t

is er Data

Byte N

Reg t

is er Data

For Address + N

(c) Random Read Op

ment Enabled

eration, Auto-Incre

S = START C

di

on

tion

A = Ackn w

dg

o le

e

A

= Not Ackno ledge

w

R = Repeated

TART

S

P = STOP Condi i n

t o

Transfer from

ste

Ma

r to Slave

Transfer from

ave to

Sl

Master

L gend

e

R

S

A

A P

Byte 1

Slave Addre s

s

with R/W = 1

Byte 2

Reg t

is er Address Byte

with INC = 0

(a Cu

)

rrent Ad res

he Register

ddr ss

f the

vio s

d

A

e

Pre

u

s Read, Assumes t

o

S

A

A

A

P

Byte 1

Slav

Ad

e

dress

with R/W = 0

Byte 2

Reg t

is er Address Byte

with INC = 0

Byte 3

Slav

Ad

e

dress

with R/W = 1

(b) Random Read Op

me t Disabled

eration, Auto-Incre

n

R

A

Byte 4

Register Data

VIO

10k

W

To the

outputs f

INT

or

additional SRC4382 devices

Interrupt

Logic

MCU, DSP,

or Logic

INT

23

Interrupt

Input

SBFS030C – JANUARY 2006 – REVISED SEPTEMBER 2007

The SRC4382 includes multiple internal status bits, many of which may be set to trigger an interrupt signal. The
interrupt signal is output at INT (pin 23), which is an active low, open-drain output. The INT pin requires a pull-up
resistor to the VIO supply rail. The value of the pull-up is not critical, but a 10k

Ω

device should be sufficient for

most applications.

shows the interrupt output pin connection. The open-drain output allows interrupt

pins from multiple SRC4382 devices to be connected in a wired OR configuration.

Copyright © 2006–2007, Texas Instruments Incorporated

39

Product Folder Link(s):