Analog Devices ADF4159 Evaluation Board EV-ADF4159EB3Z EV-ADF4159EB3Z データシート

製品コード
EV-ADF4159EB3Z
ページ / 36
Direct Modulation/Fast Waveform Generating, 
13 GHz, Fractional-N Frequency Synthesizer 
Data Sheet 
 
 
Rev. D
 
Information furnished by Analog Devices is believed to be accurate and reliable. However, no 
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other 
rights of third parties that may result from its use. Specifications subject to change without notice. No 
license is granted by implication or otherwise under any patent or patent rights of Analog Devices. 
Trademarks and registered trademarks are the property of their respective owners. 
 
 
 
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. 
Tel: 781.329.4700 
©2013 Analog Devices, Inc. All rights reserved. 
FEATURES 
RF bandwidth to 13 GHz 
High and low speed FMCW ramp generation 
25-bit fixed modulus allows subhertz frequency resolution 
PFD frequencies up to 110 MHz 
Normalized phase noise floor of −224 dBc/Hz 
FSK and PSK functions 
Sawtooth, triangular, and parabolic waveform generation 
Ramp superimposed with FSK 
Ramp with 2 different sweep rates 
Ramp delay, frequency readback, and interrupt functions 
Programmable phase control 
2.7 V to 3.45 V analog power supply 
1.8 V digital power supply 
Programmable charge pump currents 
3-wire serial interface 
Digital lock detect 
ESD performance: 3000 V HBM, 1000 V CDM 
Qualified for automotive applications 
APPLICATIONS 
FMCW radars 
Communications test equipment  
Communications infrastructure 
GENERAL DESCRIPTION 
The 
 is a 13 GHz, fractional-N frequency synthesizer 
with modulation and both fast and slow waveform generation 
capability. The part uses a 25-bit fixed modulus, allowing subhertz 
frequency resolution. 
The 
 consists of a low noise digital phase frequency 
detector (PFD), a precision charge pump, and a programmable 
reference divider. The Σ-Δ-based fractional interpolator allows 
programmable fractional-N division. The INT and FRAC registers 
define an overall N divider as N = INT + (FRAC/2
25
). 
The 
 can be used to implement frequency shift keying 
(FSK) and phase shift keying (PSK) modulation. Frequency sweep 
modes are also available to generate various waveforms in the 
frequency domain, for example, sawtooth and triangular wave-
forms. Sweeps can be set to run automatically or with each step 
manually triggered by an external pulse. The 
 features 
cycle slip reduction circuitry, which enables faster lock times 
without the need for modifications to the loop filter. 
Control of all on-chip registers is via a simple 3-wire interface. The 
 operates with an analog power supply in the range of 
2.7 V to 3.45 V and a digital power supply in the range of 1.62 V 
to 1.98 V. The device can be powered down when not in use. 
 
FUNCTIONAL BLOCK DIAGRAM 
LOCK
DETECT
CP
DATA
LE
32-BIT
DATA
REGISTER
CLK
AGND
DV
DD
DGND
R
DIV
SD
OUT
N
DIV
DGND
CPGND
SDV
DD
DV
DD
AV
DD
V
P
CE
RF
IN
A
RF
IN
B
OUTPUT
MUX
MUXOUT
+
HIGH-Z
PHASE
FREQUENCY
DETECTOR
ADF4159
THIRD-ORDER
FRACTIONAL
INTERPOLATOR
FRACTION
VALUE
INTEGER
VALUE
CHARGE
PUMP
TX
DATA
REFERENCE
R
SET
REF
IN
×2
DOUBLER
5-BIT
R COUNTER
÷2
DIVIDER
MODULUS
2
25
VALUE
N COUNTER
+
SW2
SW1
SDGND
10849-
001
FAST LOCK
SWITCH
CSR
 
Figure 1.