Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 データシート

Each channel in the PDCA has a set of configuration registers. Among these are the Memory

Address Register (MAR), the Peripheral Select Register (PSR) and the Transfer Counter Regis-

ter (TCR). The 32-bit Memory Address Register must be programmed with the start address of

the memory buffer. The register will be automatically updated after each transfer to point to the

next location in memory. The Peripheral Select Register must be programmed to select the

desired peripheral/handshake interface. The Transfer Counter Register determines the number

of data items to be transferred. The counter will be decreased by one for each data item that has

been transferred.
Both the Memory Address Register and the Transfer Counter Register can be read at any time

to check the progress of the transfer.
Each channel has also reload registers for the Memory Address Register and the Transfer

Counter Register. When the TCR reaches zero, the values in the reload registers are loaded into

MAR and TCR. In this way, the PDCA can operate on two buffers for each channel. 

Each channel has a 32-bit Memory Pointer Register (MAR). This register holds the memory

address for the next transfer to be performed. The register is automatically updated after each

HSB to PB

Bridge

Peripheral DMA

Controller

(PDCA)

Peripheral

0

Bus Matrix

Handshake interfaces

P

eripheral

 B

us

IRQ

HSB

HSB

Interrupt

Controller

Peripheral

1

Peripheral

2

Peripheral

(n-1)

32058K

AVR32-01/12