Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 データシート

The clock is tied low if the shift register and the RHR is full. If a STOP or REPEATED_START

condition was not detected, it is tied low until RHR is read.

Figure 24-27 on page 243 

describes the clock synchronization in Read mode.

Clock Synchronization in Write Mode

Notes: 1. At the end of the read sequence, TXCOMP is set after a STOP or after a REPEATED_START + an address different from 

SADR.

2. SCLWS is automatically set when the clock synchronization mechanism is started and automatically reset when the mecha-

nism is finished.

Rd DATA0

Rd DATA1

Rd DATA2

SVACC

SVREAD

RXRDY

SCLWS

TXCOMP

DATA1

DATA2

SCL is stretched on the last bit of DATA1

As soon as a START is detected

TWCK

TWD

TWI_RHR

CLOCK is tied low by the TWI as long as RHR is full

DATA0 is not read in the RHR

ADR

S

SADR

W

A

DATA0

A

A

DATA2

DATA1

S

NA

32058K AVR32-01/12