Texas Instruments TMS320C6454 사용자 설명서

SPRS311A – APRIL 2006 – REVISED DECEMBER 2006

4

t

su(DRV-CKXH)

Setup time, DR valid before CLKX high

12

2 – 18P

ns

5

t

h(CKXH-DRV)

Hold time, DR valid after CLKX high

4

5 + 36P

ns

(1)

P = 1/CPU clock frequency in ns. For example, when running parts at 1000 MHz, use P = 1 ns.

(2)

For all SPI Slave modes, CLKG is programmed as 1/6 of the CPU clock by setting CLKSM = CLKGDV = 1.

1

t

h(CKXH-FXL)

Hold time, FSX low after CLKX high

(4)

H – 2

H + 3

ns

2

t

d(FXL-CKXL)

Delay time, FSX low to CLKX low

(5)

T – 2

T + 1

ns

3

t

d(CKXH-DXV)

Delay time, CLKX high to DX valid

–2

4

18P + 2.8

30P + 17

ns

Disable time, DX high impedance following

6

t

dis(CKXH-DXHZ)

–2

4

18P + 3

30P + 17

ns

last data bit from CLKX high

7

t

d(FXL-DXV)

Delay time, FSX low to DX valid

L – 2

L + 4

12P + 2

24P + 17

ns

(1)

P = 1/CPU clock frequency in ns. For example, when running parts at 1000 MHz, use P = 1 ns.

(2)

For all SPI Slave modes, CLKG is programmed as 1/6 of the CPU clock by setting CLKSM = CLKGDV = 1.

(3)

S = Sample rate generator input clock = 6P if CLKSM = 1 (P = 1/CPU clock frequency)
S = Sample rate generator input clock = P_clks if CLKSM = 0 (P_clks = CLKS period)
T = CLKX period = (1 + CLKGDV) * S
H = CLKX high pulse width = (CLKGDV/2 + 1) * S if CLKGDV is even
H = (CLKGDV + 1)/2 * S if CLKGDV is odd
L = CLKX low pulse width = (CLKGDV/2) * S if CLKGDV is even
L = (CLKGDV + 1)/2 * S if CLKGDV is odd

(4)

FSRP = FSXP = 1. As a SPI Master, FSX is inverted to provide active-low slave-enable output. As a Slave, the active-low signal input
on FSX and FSR is inverted before being used internally.
CLKXM = FSXM = 1, CLKRM = FSRM = 0 for Master McBSP
CLKXM = CLKRM = FSXM = FSRM = 0 for Slave McBSP

(5)

FSX should be low before the rising edge of clock to enable Slave devices and then begin a SPI transfer at the rising edge of the Master
clock (CLKX).

186