Texas Instruments TMS320C6454 사용자 설명서

SPRS311A – APRIL 2006 – REVISED DECEMBER 2006

shows the connection between slaves and masters through the data switched central resource

(SCR). Masters are shown on the right and slaves on the left. The data SCR connects masters to slaves
via 128-bit data buses running at a SYSCLK2 frequency. SYSCLK2 is supplied by the PLL1 controller and
is fixed at a frequency equal to the CPU frequency divided by 3.

Some peripherals, like PCI and the C64x+ Megamodule, have both slave and master ports. Note that
each EDMA3 transfer controller has an independent connection to the data SCR.

Note that masters can access the configuration SCR through the data SCR. The configuration SCR is
described in

Not all masters on the C6454 DSP may connect to all slaves. Allowed connections are summarized in

72