Texas Instruments TMS320C645x DSP 사용자 설명서

Clock and

reset logic

Receive

DMA engine

Interrupt

controller

Transmit

DMA engine

Control

registers

Configuration bus

EMAC

control

module

Configuration bus

RAM

State

FIFO

Receive

FIFO

Transmit

MAC

transmitter

Statistics

receiver

MAC

SYNC

MII

RMII

GMII

RGMII

address

Receive

discusses the architecture and basic functions of the EMAC module.

The EMAC module (

) interfaces to PHY components through one of the four Media Independent

Interfaces(MII, RMII, GMII, or RGMII), and interfaces to the system core through the EMAC control
module.

The EMAC module consists of the following logical components:

•

The receive path includes: receive DMA engine, receive FIFO, MAC receiver, and receive address
sub-module

•

The transmit path includes: transmit DMA engine, transmit FIFO, and MAC transmitter

•

Statistics logic

•

State RAM

•

Interrupt controller

•

Control registers and logic

•

Clock and reset logic

The receive DMA engine performs the data transfer between the receive FIFO and the device internal or
external memory. It interfaces to the processor through the bus arbiter in the EMAC control module. This
DMA engine is totally independent of the C645x DSP EDMA.

The receive FIFO consists of sixty-eight cells of 64 bytes each and associated control logic. The FIFO
buffers receive data in preparation for writing into packet buffers in device memory, and also enable
receive FIFO flow control.

SPRU975B – August 2006

43