Texas Instruments TMS320C3x 사용자 설명서
Examples
xxix
Contents
6–19
Indirect Addressing With Postindex Add and Bit-Reversed Modify
. . . . . . . . . . . . . . . . . .
6–20
Short-Immediate Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–21
Long-Immediate Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–22
PC-Relative Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–23
Examples of Formula 2
K
> R
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–24
Circular Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–25
FIR Filter Code Using Circular Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–26
Bit-Reversed Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–1
Repeat-Mode Control Algorithm
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–2
RPTB Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–3
Incorrectly Placed Standard Branch
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–4
Incorrectly Placed Delayed Branch
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–5
Pipeline Conflict in an RPTB Instruction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–6
Incorrectly Placed Delayed Branches
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–7
Delayed Branch Execution
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–8
Busy-Waiting Loop
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–9
Multiprocessor Counter Manipulation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–10
Implementation of V(S)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–11
Implementation of P(S)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–12
Code to Synchronize Two TMS320C3x Devices at the Software Level
. . . . . . . . . . . . . .
7–13
Pipeline Delay of XF Pin Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–14
Incorrect Use of Interlocked Instructions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–15
Pending Interrupt
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–1
Standard Branch
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–2
Delayed Branch
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–3
Write to an AR Followed by an AR for Address Generation
. . . . . . . . . . . . . . . . . . . . . . . . .
8–4
A Read of ARs Followed by ARs for Address Generation
. . . . . . . . . . . . . . . . . . . . . . . . . . .
8–5
Program Wait Until CPU Data Access Completes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–6
Program Wait Due to Multicycle Access
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–7
Multicycle Program Memory Fetches
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–8
Single Store Followed by Two Reads
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–9
Parallel Store Followed by Single Read
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–10
Interlocked Load
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–11
Busy External Port
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–12
Multicycle Data Reads
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–13
Conditional Calls and Traps
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–14
Address Generation Update of an AR Followed by an AR for Address Generation
. . . .
8–15
Write to an AR Followed by an AR for Address Generation Without
a Pipeline Conflict
a Pipeline Conflict
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–16
Write to DP Followed by a Direct Memory Read Without a Pipeline Conflict
. . . . . . . . . .
8–17
Dummy sr2 Read
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–18
Operand Swapping Alternative
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12–1
Timer Output Generation Examples
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12–2
Maximum Frequency Timer Clock Setup
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .