Texas Instruments TMS320DM355 사용자 설명서

SPRS463A – SEPTEMBER 2007 – REVISED SEPTEMBER 2007

PLLC1 provides most of the DM355 clocks. Software controls PLLC1 operation through the PLLC1
registers. The following list,

, and

describe the customizations of PLLC1 in the

DM355.

•

Provides primary DM355 system clock

•

Software configurable

•

Accepts clock input or internal oscillator input

•

PLL pre-divider value is fixed to (/8)

•

PLL multiplier value is programmable

•

PLL post-divider

•

Only SYSCLK[4:1] are used

•

SYSCLK1 divider value is fixed to (/2)

•

SYSCLK2 divider value is fixed to (/4)

•

SYSCLK3 divider value is programmable

•

SYSCLK4 divider value is programmable to (/4) or (/2)

•

SYSCLKBP divider value is fixed to (/3)

•

SYSCLK1 is routed to the ARM Subsystem

•

SYSCLK2 is routed to peripherals

•

SYSCLK3 is routed to the VPBE module

•

SYSCLK4 is routed to the VPSS module

•

AUXCLK is routed to peripherals with fixed clock domain and also to the output pin CLKOUT1

•

SYSCLKBP is routed to the output pin CLKOUT2

SYSCLK1

ARM Subsystem / MPEG and JPEG Co-Processor

/2

Fixed divider

SYSCLK2

Peripherals

/4

Fixed divider

SYSCLK3

VPBE (VENC module)

/n

Programmable divider (used to get 27

MHz for VENC)

SYSCLK4

VPSS

/4 or /2

Programmable divider

AUXCLK

Peripherals, CLKOUT1

none

No divider

SYSCLKBP

CLKOUT2

/3

Fixed divider

74