Macnica Americas Inc. ODSY001 사용자 설명서

Odyssey MAX 10 FPGA and BLE Sensor Kit 

© Mpression by Macnica Group 

Enable  this  Return  field  by  sliding  the  ON/OFF  switch  appropriately  if  the  personality  will  be 
returning a data value repeatedly and without user request.    The user may enter a short character 
string to identify the autonomous filed and also define what data type to display the return field. 

In many use cases it will be necessary to program the FPGA with a design to complete functionality 
requirements.    The  FPGA  design  can  be  programmed  into  the  MAX  10  FPGA  by  one  of  two 
methods. 
 

  By means of a personality load (Recommended) 

When using a personality to load the FPGA a user can easily switch between personalities that 
have different FPGA designs and the FPGA will be automatically reprogrammed.   
 

  Directly via the JTAG header on the MAX 10 FPGA board 

If this method is used, the Odyssey Framework has no awareness of the FPGA design.    It is 
beyond the scope of this document to detail this method. 

 
The Web Utility Personality Editor or the Console Menu must associate FPGA design images, using 
the JAM “jbc” (Jam Byte Code) file format, with a personality.    The image is programmed into the 
FPGA via the FPGA JTAG pins using software that is running on the EFM32 microcontroller called 
a JAM player.    A valid JAM (<design>.jbc) file can be created by converting a MAX 10 FPGA SOF 
file that is generated as part of the Quartus II tool flow as described in section 7.4 above.    Note: 
This works for POF-to-JBC format conversions as well. 
 

  Open the Quartus II Programmer (see section 2.2.7C) 
  Click on “Add File” and browse to the directory with the SOF file and select it. Click “Open” 
  From the “File” menu, click on “Create JAM, JBC, SVF, of ISC file…”