Texas Instruments IC FLPT TMS320C28346ZFET PBGA-256 TID TMS320C28346ZFET 데이터 시트

SPRS516D – MARCH 2009 – REVISED AUGUST 2012

A.

All XINTF accesses (lead period) begin on the rising edge of XCLKOUT. When necessary, the device inserts an
alignment cycle before an access to meet this requirement.

B.

During alignment cycles, all signals transition to their inactive state.

C.

XA[0:19] holds the last address put on the bus during inactive cycles, including alignment cycles except XA0, which
remains high.

D.

Timings are also relevant for XCLKOUT = 1/2 XTIMCLK and XCLKOUT = 1/4 XTIMCLK.

E.

XWE1 is used in 32-bit data bus mode.

F.

For USEREADY = 0, the external XREADY input signal is ignored.

XTIMING register parameters used for this example (based on 300-MHz system clock):

N/A

(1)

N/A

(1)

N/A

(1)

0

0

≥

3

≥

1

≥

3

N/A

(1)

(1)

N/A = Not applicable (or “Don’t care”) for this example

148

Copyright © 2009–2012, Texas Instruments Incorporated

Product Folder Link(s):