Texas Instruments IC FLPT TMS320C28346ZFET PBGA-256 TID TMS320C28346ZFET 데이터 시트

제품 코드
TMS320C28346ZFET
다운로드
페이지 170
SPRS516D – MARCH 2009 – REVISED AUGUST 2012
Table 6-49. McBSP Switching Characteristics
(1) (2)
NO.
PARAMETER
MIN
MAX
UNIT
M1
t
c(CKRX)
Cycle time, CLKR/X
CLKR/X int
2P
ns
M2
t
w(CKRXH)
Pulse duration, CLKR/X high
CLKR/X int
D – 2
(3)
D + 2
(3)
ns
M3
t
w(CKRXL)
Pulse duration, CLKR/X low
CLKR/X int
C – 2
(3)
C + 2
(3)
ns
M4
t
d(CKRH-FRV)
Delay time, CLKR high to internal FSR valid
CLKR int
0
4
ns
CLKR ext
3
20
M5
t
d(CKXH-FXV)
Delay time, CLKX high to internal FSX valid
CLKX int
0
4
ns
CLKX ext
3
20
M6
t
dis(CKXH-DXHZ)
Disable time, CLKX high to DX high impedance
CLKX int
8
ns
following last data bit
CLKX ext
14
M7
t
d(CKXH-DXV)
Delay time, CLKX high to DX valid.
CLKX int
4
ns
This applies to all bits except the first bit transmitted.
CLKX ext
20
Delay time, CLKX high to DX valid
DXENA = 0
CLKX int
4
CLKX ext
20
Only applies to first bit transmitted when
DXENA = 1
CLKX int
P + 4
in Data Delay 1 or 2 (XDATDLY=01b or
CLKX ext
P + 20
10b) modes
M8
t
en(CKXH-DX)
Enable time, CLKX high to DX driven
DXENA = 0
CLKX int
0
ns
CLKX ext
10
Only applies to first bit transmitted when
DXENA = 1
CLKX int
P
in Data Delay 1 or 2 (XDATDLY=01b or
CLKX ext
P + 10
10b) modes
M9
t
d(FXH-DXV)
Delay time, FSX high to DX valid
DXENA = 0
FSX int
4
ns
FSX ext
16
Only applies to first bit transmitted when
DXENA = 1
FSX int
P + 4
in Data Delay 0 (XDATDLY=00b) mode.
FSX ext
P + 16
M10
t
en(FXH-DX)
Enable time, FSX high to DX driven
DXENA = 0
FSX int
0
ns
FSX ext
6
Only applies to first bit transmitted when
DXENA = 1
FSX int
P
in Data Delay 0 (XDATDLY=00b) mode
FSX ext
P + 6
(1)
Polarity bits CLKRP = CLKXP = FSRP = FSXP = 0. If the polarity of any of the signals is inverted, then the timing references of that
signal are also inverted.
(2)
2P = 1/CLKG in ns.
(3)
C = CLKRX low pulse width = P
D = CLKRX high pulse width = P
158
Electrical Specifications
Copyright © 2009–2012, Texas Instruments Incorporated
Product Folder Link(s):