Texas Instruments DAC7562 Evaluation Module DAC7562EVM DAC7562EVM 데이터 시트

shows the default jumper conditions for the DAC8562EVM.

The DAC8562EVM board has six onboard hardware jumpers that are used to control the power options
and digital I/O signals. Two position jumpers, JP1 and JP2, are used to control whether to pull the LDAC
and CLR signals high or low. Leave the jumpers open to pull the corresponding signal high, or apply a
shunt across the jumper to tie the signal low.

JP3 routes where the V

REFIN

/V

REFOUT

I/O pin on the DACx562 is routed. When JP3 is in its default position,

the shunt is placed across pins JP3.2 and JP3.3. This configuration allows the DACx562 to use the
onboard REF5025 as the external reference. When JP3 is in the 1-2 position, the user can input an
external reference voltage to analog header pin J1.20, which is then routed to the DAC. If the DACx562
internal reference is enabled, the user must ensure that jumper JP3 is either floating or connected in the
1-2 position. The internal reference voltage is then buffered through the OPA379 and routed to J1.20. It is
important to not have jumper JP3 in the 2-3 position while using the internal reference. You cannot drive
the V

REFIN

/V

REFOUT

pin externally while it is configured as the internal reference voltage output. Doing so

may permanently damage the DAC8562.

The DAC AV

DD

power source is controlled by jumper JP4. By default, AV

DD

is powered from J3.3 (JP4

position 1-2). It can also be powered from TP1 if the shunt is placed across pins 2-3.

The SYNC signal can either be routed to the J2.1 pin or the J2.7 and J2.9 pins. This routing option is
controlled using the JP5 jumper.

Jumper JP6 selects where to route the LDAC signal. By default, pins JP6.2 and JP6.3 are connected to
route the LDAC signal to J2.17. The shunt can be placed across JP6.1 and JP6.2 to route the LDAC
signal to J2.15.

8

SBAU183A

–

May 2011

–

Revised June 2011

Copyright

©

2011, Texas Instruments Incorporated