Texas Instruments TPS61050-215 Evaluation Kit TPS61050EVM-215 TPS61050EVM-215 TPS61050EVM-215 데이터 시트

제품 코드
TPS61050EVM-215
다운로드
페이지 45
www.ti.com
DEVICE INFORMATION
I
2
C TIMING DIAGRAMS
t
f
t
LOW
t
r
t
hd;STA
t
hd;DAT
t
su;DAT
t
f
HIGH
t
su;STA
S
Sr
P
S
t
hd;STA
t
r
t
BUF
t
su;STO
SDA
SCL
PIN ASSIGMENTS
SLUS525 – MARCH 2007
Figure 3. Serial Interface Timing for F/S-Mode
TERMINAL FUNCTIONS
TERMINAL
I/O
DESCRIPTION
NO.
NO.
NAME
(QFN)
(CSP)
AVIN
5
D3
I
This is the input voltage pin of the device. Connect directly to the input bypass capacitor.
VOUT
9
A2
O
Boost converter output.
LED
6
D2
I
LED return input. This feedback pin regulates the LED current through the internal sense
resistor by regulating the voltage across it. The regulation operates with typically 250 mV
dropout voltage. Connect to the cathode of the LED.
FLASH_SYNC
10
A1
I
Flash strobe pulse synchronization input.
FLASH_SYNC = LOW (GND): The device is operating and regulating the LED current to
the torch current level (TC).
FLASH_SYNC = HIGH (VIN): The device is operating and regulating the LED current to
the flash current level (FC).
SCL
2
B3
I
Serial interface clock line. This pin must not be left floating and must be terminated.
SDA
1
A3
I/O
Serial interface address/data line. This pin must not be left floating and must be terminated.
GPIO
3
C3
I/O
General purpose input/output (refer to REGISTER2). This pin can either be configured as a
logic input or as an open-drain output (TPS61050).
ENVM
3
C3
I
Enable pin for voltage mode boost converter (TPS61052).
SW
8
B1, B2
I/O
Inductor connection. Drain of the internal power MOSFET. Connect to the switched side of
the inductor. SW is high impedance during shutdown.
PGND
7
C1, C2
Power ground. Connect to AGND underneath IC.
AGND
4
D1
Analog ground.
PowerPAD™
N/A
Internally connected to PGND.
5