Texas Instruments DS125BR401 Evaluation Module DS125BR401EVM DS125BR401EVM 데이터 시트

1. Connect J19: VIN = 3.3V or VDD = 2.5V and GND.

•

For VIN = 3.3V:
Set SW7 pin1 (VDD_SEL) to the ON position (enable internal LDO regulator) and float VDD at J19.

•

For VIN = 2.5V:
Set SW7 pin1 (VDD_SEL) to the OFF positions (disable internal LDO regulator) and float VIN at
J19.

2. Set jumper – J20 for VIH connection to VIN or VDD.

3. Connect 50 Ohm SMA cables to the board.

•

The input signals J5 to J12 can be connected from a pattern generator.Set SW7 pin1 (VDD_SEL)
to the ON position (enable internal LDO regulator) and float VDD at J19.

•

The output signals J1 to J4 and J13 to J16 can be connected to a scope.

J1 – OUT_B2+, J2 – OUT_B2-

J9 – IN_B2+, J10 – IN_B2-

B-Channels

J3 – OUT_B3+, J4 – OUT_B3-

J11 – IN_B3+, J12 – IN_B3-

J5 – IN_A0+, J6 – IN_A0-

J13 – OUT_A0+, J14 – OUT_A0-

A-Channels

J7 – IN_A1+, J8 – IN_A1-

J15 – OUT_A1+, J16 – OUT_A1-

4. Set the control pins for normal operation

•

SW7 – RESET = 0 (enables the device): set switch pin2 to the ON position.

•

SW9 – INPUT_EN = 1 (50 ohm input termination): set switches (3-2-1) = (OFF-OFF-ON).

•

SW9 – MODE = VDD (enables SAS-3 / PCIe GEN3 mode): set switches (6-5-4) = (OFF-OFF-ON).

•

SW6 – SD_TH = F (default signal detect threshold level): set switches (3-2-1) = (OFF-OFF-OFF).

•

SW6 – LPBK - RES = F (normal operation): set switches (6-5-4) = (OFF-OFF-OFF).

7

SNLU121 – November 2012

Copyright © 2012, Texas Instruments Incorporated